RISC型CPUについてat UNIXRISC型CPUについて - 暇つぶし2ch■コピペモード□スレを通常表示□オプションモード□このｽﾚｯﾄﾞのURL■項目テキスト18:名無しさん＠お腹いっぱい。 02/05/07 04:25.net もう、RISCもCISCもない。適材適所。 議論自体がもう意味がなくなった存在。むしろ、やりたいこと できんの？って研究者の方に怒られました。 19:名無しさん＠お腹いっぱい。 02/05/07 05:31.net んー。アセンブリやコンパイラ技術レベルでは区別の意味おおありだと思うけどね。 とりあえずGCCはi386以外、特にRISC系archではまだまだへぼい。 20:名無しさん＠お腹いっぱい。 02/05/08 02:30.net >>19 > とりあえずGCCはi386以外、特にRISC系archではまだまだへぼい。 それは RISC/CISC 関係あるの? 21:Seisei_Yamaguchi 02/05/28 23:20.net >>17 バスって1本 ? 22:1 02/08/15 10:54.net 保守 23:名無しさん＠お腹いっぱい 02/08/15 11:16.net P4のハイパースレッドは、ALUを時分割（というか交互？）して使って トランジスタ当たりのCPI (clock per instruction)を向上させるのだと 理解している。この方式は遠くはAppoloのPRISMアーキテクチャで実装 されていたと思う。 P4の場合にはスレッドというよりはALUが共用されたCPUが物理的に２個あ るように見えるので、本当に２CPUのマルチプロセッサとして動作する（ と理解している）。間違っていたら乞指摘。 次ページ最新レス表示レスジャンプ類似スレ一覧スレッドの検索話題のニュースおまかせリストオプションしおりを挟むスレッドに書込スレッドの一覧暇つぶし2ch