Verilog,VHDL等のＨＷ記述言語のシミュレータ

Verilog,VHDL等のＨＷ記述言語のシミュレータat SIM

Verilog,VHDL等のＨＷ記述言語のシミュレータ - 暇つぶし2ch1:名無しさん＠１周年
01/02/07 22:47
を作った人ってすごいですよね。
で、そのシミュレータって、どんなアルゴリズムになっているのでしょうか？
私の勝手な予想だと、AND,OR等をマシン語レベルのADDやSUB等に
置き換えてシミュレートしてるのかと思っています。
おしえて。

レスを読む