02/04/22 01:45
やってる人何か書け。
2:名無しさん＠１周年
02/04/22 02:41
ｽﾚﾘﾝｸ(sim板)l50
ｽﾚﾘﾝｸ(sim板)l50
ｽﾚﾘﾝｸ(sim板)l50
ｽﾚﾘﾝｸ(sim板)l50
3:名無しさん＠１周年
02/04/22 18:01
>>1
オマエモナー
4:1
02/04/22 22:01
>>3
スマソ。
>>2
できれば故障シミュレーションっぽい感じでお願いしたい。
ただ、分野を限定すると、人間をほぼ限定できてしまうのがこの分野の諸刃の剣。
裾野が狭いよね。
5:名無しさん＠１周年
02/04/23 12:16
あ～～ん？？
回路シミュレータはSPICEじゃもうだめだろ？IBIS使ってるやつなにか教えろ。
6:名無しさん＠１周年
02/04/23 20:50
えっ、ＳＰＩＣＥじゃだめなの？
どーちて、どーちて、どーちてなのよ？
7:名無しさん＠１周年
02/04/23 23:39
>>6
>>5の能力がだめだろ?
8:名無しさん＠１周年
02/04/24 23:50
＞＞6
①計算時間が長い。
②モデルの入手経路が狭い。
があげられますけど・・爆
9:名無しさん＠１周年
02/04/24 23:54
漏れはIBIS使ってマザーの開発をしてるんけど、
SPICEに比べ精度は落ちっけど、開発コストには換えられないね。
なにせ、はえ～し、リアルタイムな解析ができるんだからさ。
ランニングコストには換えられねーーーっす。
10:あぼーん
あぼーん
あぼーん
11:IBIS作成者
02/04/27 01:03
某半導体会社でIBIS作ってました。
正直、初期に作成していたものはいい加減なところも多く、精度もいまいちでしたが
最近は、モデル作成の情報もかなり手に入り、正確なモデルが作れるようになりました。
たぶん半導体ベンダーの多くは s2ibis というフリーの HspiceからIBISモデルを
作成するプログラムを使用していると思いますが、純粋に Spice の出力から
IBISモデルのフォーマットに自分で Perl などのスクリプトで組んで作成した方が
精度があがりますね。
特に、LVDSみたいに出力の振幅が小さいものはそうしないと厳しいですし。
なにかIBISに関して質問があれば答えれる範囲でお答えしますよ。
12:名無しさん＠１周年
02/04/27 05:50
IBISって何ですか？
13:IBIS作成者
02/04/27 23:10
>>12
URLﾘﾝｸ(www.eigroup.org)
詳しくはここを見てね、英語だけど、
簡単に言えば、I/Oバッファをシミュレーションモデル化したもの。
LSIは入出力にこのI/Oバッファが接続されていて、これのI/Vカーブ、クランプダイオード特性、
立ち上がり／下がりの速度によって、反射・ノイズなどを解析できます。
14:あぼーん
あぼーん
あぼーん
15:解析者
02/05/01 20:38
＞＞11 ：IBIS作成者
いろんな方いますが、作成者とは驚きです。
解析者からの立場とすれば、s2ibisの直変換のせいなのかモデル自体特性が
ノンモノトニックのものが多いですよね？？これをいちいち直すのがめんどう
です。IBISのルールにのっとって作って欲しい所ですね。
パターン設計と平行してちょくちょく波形見るにはいいモデルだと
思っております。
あと、IMICってどうなってるんでしょうか？
このモデルには非常に期待をしてるんですけど。。
16:IBIS作成者
02/05/02 23:26
>>15
Spiceシミューレーションの結果をただ単にIBISフォーマットに変換すると
どうしてもノンモノトニックが出てしまいますね。
私は何度かSpice 実行して波形を眺めながらきちんと直して
モデルを作成しますが、手作業が出てしまうので、めんどくさがって
そのまま出す会社もあるでしょうね。
IMICはSpice回路+モデルからプロセス情報を削ったものなので、
IBISに比べてかなり精度が高いですが、いかんせん日本主導で、
EDAベンダーがUSメインなので、普及するのは難しいと思います。
IBISも次のヴァージョン（ＩＢＩＳ４．０）で、色々不具合が改善される見こみですし、
PCIなどの仕様も考慮されているので、やはりこちらがメインとなると思います。
半導体ベンダーだとインテル、シーメンスがかなり力を入れてますね。
その他の会社はとりあえず客から要求されるととりあえず提供すると
言った感じですので、伝送線路解析の重要性がどれだけ理解されるかですね。
あと、日本の場合熟練技術者が経験でそれなりに動くボードを作ってしまうのが
かえってＩＢＩＳなどの普及を遅らせている原因かもしれません。
今後、周波数帯域が益々高くなるので、シミューレションが重要になると私は考えていますが。
17:名無しさん＠１周年
02/05/04 10:33
＞IBIS作成者さん
悩みを聞いてください。
今ＩＢＩＳからＳＰＩＣＥを作ることを試みています。
そこで数々の悩みと疑問が。
疑問1
IBISは「ある電圧のときある電流になる」
SPICEでもこの表現が可能なのでそれぞれ
（プルダウン、プルアップ、Vクランプ、Gクランプ）
でモデルをつくりました。
そのあとの繋ぎが分かりません。
モデルは電圧で電流を制御する形になっているので、
IBISのモデル図の様なつなぎかただと
違う気がします。
疑問2
プルダウンとプルアップ。
IBISの原理モデルを見ると出力同士
接続してますよね？でもこれをSPICEで行うと
単純に出力電流が加算されたものになります。
なんか変。
疑問3
プルダウン特性。これは電流吸い込みの
特性ですよね？でも、通常のデジタルICなら吸い込み
（-側）は無いと思うのですが。これはサイン波や、アナログ波
の時のためのものなのでしょうか。
疑問4
クランプ特性。これは-電圧側の特性です。
実際の波形にどう影響するのかが分かりません。
うーん。。。悩んでいます。
18:解析者
02/05/05 00:30
＞その他の会社はとりあえず客から要求されるととりあえず提供すると
＞言った感じですので、伝送線路解析の重要性がどれだけ理解されるかですね。
まさにその通りだと痛感しております。
例えば高ランプレートによる高電圧反射は放射ノイズの原因となっておりますが、
保障動作周波数が低いデバイスでも立ち上がり、立下り特性が顕著なものは
モデル提供を自主的にして欲しいと常日頃思っております。
IBISシミュレータを使用してのノイズ対策という観点は単に理想的な矩形波に
近づけることではなく周囲への影響も考察するものなのですから。
と、まぁ私的には思うわけです。
＞あと、日本の場合熟練技術者が経験でそれなりに動くボードを作ってしまうのが
＞かえってＩＢＩＳなどの普及を遅らせている原因かもしれません。
これもなんか頷けるのが実際ですよね？
世間には最近の高速信号化に対し「伝送線路解析サービス」という名目で運営している
会社も多々ありますが、経験上～100MHz位だと
①回路設計者による適切な（経験も兼ねて）部品選定。
②基板設計者による適切な（経験も兼ねて）配置、配線。
により、えいやぁで動いちゃうっていうのが本音です。
そう考えると傍から見て「業務、仕事として成り立つのか？」なんて
思ってしまうのは私だけでしょうか？
モデルシミュレータを使用し始めた最近の要因は、その経験たるものでは
追いついていけなくなってしまい、あらかじめ波形を観察しながら考察、設計する、
という所でしょうが、結局その「結果」はそのまま「経験」に移行することで
同様な回路構成には解析をかける必要性がなくなりますよね？
そういうのもIBISモデルが広まらない要因にもなるのかな？
実際、あるベンダーにIBISモデルについて問い合わせしたんですけど、
担当者が「それ何？？部品のサンプル（モデル）ですか？」って
おっしゃった時には本当落胆したこともありました。
＞今後、周波数帯域が益々高くなるので、シミューレションが重要になると私は考えていますが。
そうですよね。動作周波数が高くなるということはランプレートが高くなり、
振幅も狭くなる（低電圧化）ということが現実的におきています。
LVDSなどの差動波形、HSTLなどの低電圧波形等重要視するべき箇所は
パターン設計者が自らシミュレータを動かすという必要性に駆られるのではないでしょうか？
・・うーんそれにしても「伝送線路解析業務」というのは、それ自体で
食っていけるのだろうか？？
19:IBIS作成者
02/05/05 03:10
>>17
>疑問１
まず、プルダウン、プルアップ特性はアウトプットバッファ（ドライバ）にしか存在しなく、
インプットには無いので、それぞれ分けて考えた方が良いかな？
正直、IBISからSPICEに変換したことが無いので、ちょっと自信が無いです。
ＧＷ明けに会社に行って、資料を調べてから答えますね（ｽﾏｿ）
そういえば、Ａｐｓｉｍという会社の製品には IBIS から Spice に変換する
ツールがあった気がします（有料ですが）
>疑問２
プルアップについては、そのままＳｐｉｃｅに変換してはダメだと思います、
というのも、プルアップは アウトプットバッファにしきい値電圧より上の
電圧を入力端子にかけて、その出力端子から電流を引き込み、
そのＩ／Ｖカーブを測定し、その結果を加工します。
この加工の仕方がくせもので、電流が０になる電圧（3.3Vで駆動するバッファなら
3.3Vで電流が０になるはずです。）を０として、計算します。
で、ちょうどプルダウンの波形をX軸でひっくり返したような波形に変換します。
自分で書いてもたぶんうまく伝わらないと感じてますので、すみません。
>疑問３と４
マイナス方向の特性ですが、Spiceで実行しても、パンチ効果などで
うまく測定できないので、私の場合はギリギリまで測定して、
あとは近似値としてます。
で、マイナス特性はオーヴァーシュート・アンダーシュートの特性の時に
必要になります。
この答えだとうまく伝わらないと思うので、後日まとめて書きますね。
20:IBIS作成者
02/05/05 03:18
>>18
IBISというか伝送線路解析ではヨーロッパがかなり普及しているようです。
ノキア、エリクソン、アルカテルなどの通信系の会社がボードを設計する前に、
あらかじめバッファーのサイズや電流の値などを半導体ベンダーに
要求するなんてことも結構あるそうです。
伝送線路解析だけの仕事もアメリカにはあるようですが、
だいたいは、半導体ベンダーでバッファの設計している人間と、
ボード作成している人間が両方とも兼ねているのが現状のようです。
私も自分でシミューレションを実行してますが、マイクロストリップラインなどの
設定を全然考えないで実行すると、推奨周波数でまともにバッファが動かない
というのもかなりありますね。
500MHZで動作可能といっても、400MHZくらいで波形が三角波みたいに
なってしまうとか・・・
21:解析者
02/05/05 11:47
>>20
なるほど。。
海外でのいわゆる「縦のつながり」の強さが伺えますな！
というか、日本だけなのでしょうかね？役割分担がこんなにも
はっきりしている開発環境は。
本当は解析する側と半導体ベンダーっていうのは傍の存在でなければ
いけないんでしょうけど。実際問題、問い合わせをかけてみると
「うちの商品を御購入されていますか？」
「御社の営業担当とさせていただく代理店は・・・・」
「機密保持の兼ね合いがございますので・・・・」
「返答しかねます。。」
なーんていう返答が技術者から出てくるというケースが多いです。
おもしろいですよね。日本独特の風習っていうか、やっぱり「壁」が
できやすい体質が伺えます。
開発サイクルの早い時期にどっかどっかでこんなことやってると
負けてしまうぞ！！
それとGHz帯っていうのは現状の「伝送線路解析」という手法で波形だして
いいんですかね？？光デバイスとかあるじゃないですか？やれっていわれれば
できそうですが、結果の信頼性に欠けると思うんですが。。
どのくらいの周波数に留めておいたほうがいいんでしょうかね？
伝送線路解析という名目上は・・
22:久美
02/05/05 21:42
私は新卒で「伝送線路解析」の担当をさせられてるんですけど、なんだか
むづかしくてちんぷんかんぷんです。
23:17=artman
02/05/05 23:46
>>19 レスありがとうです
そうですね。アウトとインではモデルが違います。
とりあえずアウトからチャレンジしています。
IBISをSPICEに変換するツールはフリーであります。
その結果をみるとそのままV/Iの値が記述されています。
だから、そのまま使用できるのかななんて思っています。
一応IBISについてはセミナ受けたことがあるので
中身は分かります。
分からないのはその中身であるV/Iがどのように波形に
影響するのか。。です。分かればSPICEへ変換ができる
気がします。
すみません。仕事疲れで的確に説明できません。
（連休無しです。。。）
休みあけには仕事が落ち着くと思うのであらためて
自分の知りたいこと、目的を書きます。
>>22 久美さん
伝送線路はハマれば楽しいです。ハマらなければ。。。
回路設計、基板設計を絡めて行くと楽しさが分かるかと思います。
24:解析者
02/05/07 10:45
>>22
なるほど、世の中には新卒にいきなり波形見ろっていう所も
あるんですね？？たいへんだぁ～そりゃ～！！
でもがんばってやっていけばきっとはまること間違いないですね。
私は解析3年目に入ったわかぞ～ですが、最初のころはどえらく
苦労しました。共にがんばりましょうね。
そうそう、最近セミナーとか開いて頂ける所が多いので、御使用の
解析ソフトに関わらず出てみたほうが良いですよ。
池田先生の講習にでましたが、初心者にはもってこいのレベルでした。
25:名無しさん＠１周年
02/05/07 19:00
とら技 はじめての回路シミュレーション買って
TR2個でのマルチバイブのシミュレーションしました
TRのコレクタ電圧をモニタするとずっと0v付近です。
トランジェントで波形をみたい。
電源はDCVですがだめでしょうか？
よろしくお願いします。
26:イヤンレンドル
02/05/07 21:55
IBISはどこで入手できるのでしょうか。
27:名無しさん＠１周年
02/05/07 21:57
>>26
URLﾘﾝｸ(www.eigroup.org)
28:解析者
02/05/08 17:24
解析に携わっている皆さんはなんのソフトをお使いですか？？
29:IBIS作成者
02/05/08 18:40
連休明けでかなり忙しい状況ですが、
ちょっとずつ人が増えてきて嬉しいですね。
>>22
新卒で伝送線路解析ですか、う～んどうなんでしょ？
でも、いきなりボード設計の下働きをするよりは
色々勉強出来るので良いかもしれませんね。
（覚えなければいけないことが山ほどありますが）
>>23
IBIS から Spice に変換するプログラムを
URLﾘﾝｸ(www.intusoft.com)
から手に入れて、実際に試してみました。
しきい値電圧の上と下でそれぞれ分けて、DCとトランジェントの
処理をしているようですね。
アウトプットバッファなら VT(Vth)と、Rise/Fall のランプ、
プルアップ／プルダウン、クランプの値をIBISから持ってくる来て、
Spice の SMOD の中にそれぞれ入れてやればうまく動くきがします。
ただ、RTF と RTR という抵抗値が ランプの dV/dt から
どういった式で算出されているのかが疑問ですが。
30:IBIS作成者
02/05/08 18:41
>>25
DC 解析は、ある電圧に対する電流またはその逆を
解析するのは分かりますよね？
で、トランジェントは時間の変化に対する電圧の変化を
解析するためのものなので、DCV以外に時間に関する
電圧を設定する必要があります。
たいていは、入力にPWL型、パルス型、正弦波型などを使います。
>>解析者
私は Spice と Cadence（OrCAD）の SigXP（SPECCTRA Quest）を使っています。
有名なのは HyperLynx ですかね？
Innoveda がメンターに買収されたので、
今後 Interconnectix と統合されるのかな？
なんか、IBISの場合パラメータ設定によって、
各シミュレータで結果が違うというのがしばしばありますね。
特に違うのは、SigXP（Cadence） と Interconnectix （メンター）のようです。
Apsim の 製品はマニアックそうで買って欲しいといったのですが却下されました。
31:artman
02/05/08 22:19
>>29
SMODですか？SPICEのヘルプザッと検索しましたが
ありませんでした。また詳しくしらべてみます。
今はそれぞれ（プルアップ、プルダウン、GNDクランプ、パワークランプ）
を電圧制御電流源モデルであらわしていますが、やはり違うのかな。
前にも書きましたが、この場合それぞれを接続した時点で
電流が合計されてしまう。。。
Hyperlynx良いですね。設計者にとっては一番使用しやすい
と思います。欲しい！！！けど、費用対効果（要するにお金）
がうまく打ち出せなくて買ってもらえないです。
Apsimはトレーニングに行って、さらに半年程かりたのですが
結局時間が無くていじれなかった。。。
価格はかなり高いですが、ソフト1本買えばあとは貸し出して
くれるらしいから、それを狙うのも手かもしれませんね。
32:解析者
02/05/09 00:03
むむむ・・・私は癖のあるソフトとして有名な「ICX（Interconnectix）」一本です。
こいつには参ります、、マジで！！いい加減にしてもらいたいです。
はっきり言って落ちすぎ。Win2Kでやると9割方落ちて仕事にならない。
どうにかしてくれよ。。メンターさん。次期バージョンにひそかに期待！
Cadenceのやつはいいっすね！！この前講習でいじってきました。
マイクロストリップとかライン特性を指定しやすいのがいいですね。
ICXだといちいち線引いて合わせなくちゃいけないんですよ。
プリ解析しにくいったらありゃしねーっす！！！
33:あぼーん
あぼーん
あぼーん
34:名無しさん＠１周年
02/05/10 01:49
URLﾘﾝｸ(www.geocities.co.jp)
35:IBIS作成者
02/05/11 22:53
ここ最近、IBISモデルを作成中・・・
で、パワークランプ特性でモノトニックが大量発生中
回路が不安定だと、ダイオードの抵抗特性において時折ネガティブが生じるため
モノトニック状態が出るのですが、う～んいちいち手作業で直すのがきつい・・・
実際のデバイスにおいては、ありえない？症状なんですが、
Spice シミュレーションでは、出てしまうのです。
で、ibis-users ML を調べたところ、かなりこの話題が議論されていて、
特にパワークランプ特性ではこの現象が出てもしょうがないというのが
実状のようで、近いうちに IBIS Model をチェックするプログラム自体が
修正されるようです。
ということで、これについては無視しても良いと言う結論に達したので、
私は無視してモデルを作成し続けることにいたいのですが
この Warning があると Simulator の方で何か不都合がありますか？
深刻な問題ならばEDAベンダとやりとりしつつ色々考えたいと思っているので
よろしくお願いします。
36:解析者
02/05/12 09:39
>>35
＞実際のデバイスにおいては、ありえない？症状なんですが、
＞Spice シミュレーションでは、出てしまうのです。
えっ？？そんなことがあるんですか？
ということはその結果が正としてIBISに反映することがあるんですね？
うーん、、
＞近いうちに IBIS Model をチェックするプログラム自体が
＞修正されるようです。
ということはノンモノトニック自体をある条件では許すという
ルールに変わるということでしょうか？
現状ではどのV/I特性もノンモノトニックがあるとIBISCheckerは
エラーを返しますよね？そのルールが変わるということは結果的に
いい方向にいくんですか？？
＞この Warning があると Simulator の方で何か不都合がありますか？
私が使っているメンター社の「ICX」は現ヴァージョンまでは
モデルにノンモノが存在すると解析ツールへの挿入は基本的に
できません。（挿入時にcheckerが働くためです。）
結果的に解析で心配としているのは信頼性と精度的な話となるので
モデル自体はいい方向にいってくれれば言うことなしです！！
37:解析者
02/05/12 11:31
>>35
そうそう、あとibis-users MLってなんですか？？
IBISモデルのことを議論しあえる板でしょうか？
是非ご紹介いただけませんでしょうか？
思うんですけど、この世界って結構奥が深いくせにそういうH.Pって
少なくありません？もっともっと勉強したいと思うんですけど、
教えてくれるのが文献とかしかない人ってたくさんいると思うんですよ。
沢山の方と経験を交えて教えて頂きたいなと思う今日この頃です（笑）
38:IBIS作成者
02/05/12 18:46
>> 36
IBISモデルの作成者の間では、実測をメインに考える人間と、
実測は正しいが限りがあるし、どうしてもSpiceから変換せざろう得ないので
Spiceをメインに考えよう、という二種類に分かれているようです。
で、Spice変換ではおかしいケースがあるのは認めつつ、
それを厳密に適用すると、業務に支障をきたしてしまうので、
運用上はある程度は多少のおかしいところも認めましょうというのが
現在の流れになっています。
で、IBISCheckerのVersion が最新の v3.2.8 ならWarningなのですが
それ以前のだとエラーなのですかね？
ＩＣＸが使用しているIBISCheckerのVersion次第だと思うのですが、
とりあえず、現状では困るユーザーが多そうなので、
もうしばらくはモノトニックを手で修正することにします。
あと、ibis-users ML ですが、
URLﾘﾝｸ(www.eigroup.org)
にある程度書いてありますが（かなり不十分ですが）
majordomo@eda.org 宛てにメール書き本文に
subscribe ibis
subscribe ibis-users
とメールを書けば登録出来たと思います。
あと、見るだけでしたら、
URLﾘﾝｸ(www.eda.org)
URLﾘﾝｸ(www.eda.org)
URLﾘﾝｸ(www.eda.org)
で議論の内容をチェック出来ます。
あと、SI（Signal Integrity） つまり伝送線路解析者のための似たようなものも
あるらしいのですが、こちらはまだ見つける事が出来てないです。
見つける事が出来たら、報告しますね。
39:解析者
02/05/12 21:00
>>38
なるほど。色々と意見聞けて良い経験となります。
作成者側から見るとIBISを作ることに関しては
・Spice変換
・デバイス個体の破壊的実測
にわかれることは小耳に挟んだことがあります。
問題となっている前者作成方法によるノンモノトニックの出現ですが、
実際の特性には関係なく、Spice測定によるバグ（適正ではないかも（謝））
でしたら、解析者側の対応方法としての「ノンモノの削除」で対応は
可能でしょうか？
私が「ノンモノの削除」をする方法は単純でして、単にノンモノ部周辺以降
（場所によっては以前、周辺というのは傾きを重視して適性と判断できる行）
を削除し、単調増減を守れるようにしております。
しかし、この場合、本当に単にルールにあわせるための方法であり、
V/I特性表記の線形部分に限られると自分では注意しております。
だからして、重要部のモデルの非線形部分にノンモノがあるとアウトですよね？
でも、作成者側でお作りになる際に上記の通り、線形部のノンモノの修正
で、解析者側での小修正で済み、業務が円滑に進むという事でしたら
解析者側としては容認できる範囲だと思います。
あと、ノンモノがCheckerにひっかかるという件ですが、ご指摘の通り
エラーではなく、「Warning」でした。訂正します。
ICXでも「Warning」でしたが、「直してからまた入れろ！」と
跳ね返しますね。チェッカーオフにするコマンドもあるにはあるんですけど
以前慣れないころ、ベンダーが提供してくれるものは絶対だと思い込んでた
時期がありまして、そのまま入れてたんですよ（笑）
今から考えると笑い話ですが、めちゃくちゃな波形がでましてね、それを
そのまま上に報告書として出して困った顔されたことがありました。
「えーーーっ！！」ってね。それで回路設計者とかパターン設計者とか
大勢が呼ばれて大騒動になったんですよ。結局解析方法に誤りがあったって
いうことがわかってよかったんですけど・・怖いです、やっぱり。
そうそう、そういえばこの件ですが、原因はモデルチェック無しでしたが
Waveformの負荷定義だったんです。
この負荷定義って色々あると思うんですが、解析ツール用に作ってあるものと
単に「この負荷をかけたらこんなランプフォームになります」っていう
レベルのもの2つにわけられると思うのですがいかがですか？？
また掲示板のURLありがとうございます。
参考にさせて頂きたいと思ってます。欲をいえば日本語版が欲しいですよね？
（無知な俺だけか（爆））
40:IBIS作成者
02/05/14 02:07
>>39
今日もＩＢＩＳ作成で一日が終わり、ノンモノ削除もだいぶ慣れてきました。
この作業ですが、やはりモデルを作成した人間が修正する方が良いですね。
私は、Spice結果の波形を表示しながら、どこがおかしいか見ながら、
全体への影響が出来るだけでないように、修正してますので。
Waveformの負荷定義って、Rref、Cref、Vrefなんかのことかな？
これはかなりくせもので、私は出来るだけモデルに定義しないようにしています。
この値は、もともとシミュレータの方で、デザインルールチェック、タイミングエラーチェックを
行う時に、モデルに対するなんらかの負荷パラメータが必要なるというだけですので。
あと、この値って半導体ベンダーの方では決められないのが実状です。
実際のトポロジーなどのシミュレーションではかえって無い方が良い気がします。
掲示板の件ですが、日本語版はもちろん欲しいですね。
でも、日本人ってたいしたことがなくてもすぐ秘密扱いにしますし、
本家のＥＩＡではちゃんとＭＬなんかも作って誰でも議論に参加できますが、
日本のＥＩＡＪはなんの役にも立ちませんからね。
41:解析者
02/05/14 11:08
>>40
全体への影響を見れる作成者側で修正して頂ければ本当、間違いは
ございませんね！お手数おかけいたしますが、がんばってください。（爆）
＞Waveformの負荷定義って、Rref、Cref、Vrefなんかのことかな？
Waveformの記述内のテスト回路負荷（･･･fixture）ってやつですね。
解析ツール側ではT/Vデータを解析時のテストパターンとして用いる
際にはDC以外の条件が含まれた特性だと正しく波形を表示させることが
できないらしいので、（実際リンギング等が異常なほど出てきました）
LとかCのfixtureが定義されているWaveformだと使うことを諦めざるを
えません。もちろんこれは「ICX」に特化したことなので別ツールは
どうなのかわかりませんが・・・
そういえばRamp特性でも同様にDC抵抗（R_load）のみの計測ですよね？
でも最新のヴァージョンだと、ツール側で「Waveform特性を用いる」か
「ｄV/dt特性のみにする」かの選択ができるようになってました。
やはり、結構クレームいったと思うんですよ。メ○ターにね。
で、私はというと使いませんね。トラウマっていうわけではないん
ですけど、せっかく精度のいい非線形データを用いても波形的には
あんまり変わんないんですよ。だから一応見るだけ見て変わんない
こと分かったらWaveformは使いません。
＞日本人ってたいしたことがなくてもすぐ秘密扱いにしますし
ですね。体質ですかね。そういう面では勉強進めるには海外のほうが
オープンなこともあって掘り下げることができますね。
会社入って早3年目・・・SI解析も3年目に入りました。まだまだ
ケツの青い解析者です。。
42:IBIS作成者
02/05/14 23:04
なんか解析者さんと二人で話しを進めてますね。
回路に関するシュミレーションの事なら初心者でも気軽に書きこんでくださいませ。
当方、一応１０年ちょっとの回路と３年程度の伝送線路解析の経験がありますので。
>>解析者さん
Rising/Falling Waveformの事ですが、
私はお客から強く要請されない限り、モデルにはデータをつけません。
というのも、ご存知と思いますが、このWaveform はRise、Ｆａｌｌにそれぞれ
抵抗を接続して、電源もしくはＧＮＤにつって波形を測定するので、
ちょっと特殊なものとなっています。（Rising＊２とFalling＊２）
defaultでこの抵抗値が５０「ohm]のため時定数の関係から、
かなり遅い立ち上がり／立ち下がりとなるので、そこらへんの質問が多いです。、
（普通に１０PFの容量を付けた時よりも遅くなるため）
シミュレーションするのなら、dV/dTのRampの値で十分ですし、
かえって、Waveformを使うとおかしくなるケースがあります。
ただ、PCIの仕様みたいにRiseとFallを分けて考えなくてはいけないケースだと
有効だと思います。
43:解析者
02/05/15 08:55
私もたくさんの方々のお話を聞きたく思います。
書き込みがんばりましょうね（爆）
>>42
＞ただ、PCIの仕様みたいにRiseとFallを分けて考えなくてはいけないケースだと
＞有効だと思います。
すいませんがこの辺のお話は初めて聞きました。
モデルがPCI仕様に対応しているという点に深く関係がありそうですね。
もう少し詳しくお聞かせ願いませんか？？時間があるときに御願いいたします。
44:あぼーん
あぼーん
あぼーん
45:IBIS作成者
02/05/16 22:40
>>43
最近仕事に追われかなりきついです。
週末には解放されるので、そのときＰＣＩについて書きますね。
たいした話ではないのですが、次のＩＢＩＳの仕様にも関わってきますので。
46:解析者
02/05/17 09:35
私はといえば仕事も一段落して落ち着きました。
書き込み楽しみに待っております。
他の皆さんも書き込みしてみてはいかがですか？
こんな「先生」のお話を聞ける機会は滅多にないですよ！！！
47:名無しさん＠１周年
02/05/17 13:31
あくまで業務でなく個人レベルで、「電子回路シミュレータ」のお試し版とかで
遊んでいた程度の、元電子基板小僧です。個人レベルで音声ミキサーやその他
アンプ作るくらいなら、まともな図面引くまでもないですし、会社ではVHDLとかの
受託ばっかりやっていて、Spiceなんかを使う（買う）ような業務がありません。
そんなところに、ある仕事で上位レベルのシミュレータ、saberとかsimplorerとか
をいじる仕事が入ってきて、それに身売りされています（笑）
基本的な感覚は知っているとはいえ、回路に制御ダイヤグラムがつながった、
なんだかわけわからない図面（画面）に面食らうことしきり・・・
48:IBIS作成者
02/05/18 23:45
>>47
Saber は Verilog-AMS や VHDL-AMS が世に出るまでは、
結構重宝さてれいました。
must言語も悪くはないですし、モータ駆動など機械系のシミュレーションモデルが
けっこうあったのも良かったです。
ただ、Behaviorだけで Schematic（回路）と絡めて、デジアナ混在の
Mixed Signal シミュレーションという意味では、Verilog-AMS や VHDL-AMSの方が
分がありますね。
49:IBIS作成者
02/05/18 23:58
>>解析者さん、
IBISにおけるPCIについてですが、
普通のバッファでは Vmeas と呼ばれる、しきい値電圧のような設定が
一つですみますが、PCIの場合は、Rise とFallを別々に分けて考える必要があります。
(通常のVmeasは VDD/2 か Trのしきい値電圧が設定されます。）
今の、IBISの仕様に直すと、以下のようにする必要があると IBIS-User MLで
議論されていました。
Rising edge Falling Edge
Rref = 25 Rref = 25
Vref = 0V Vref = 3.3V
Cref = 10pF Cref = 10pF
Vmeas = 0.94V Vmeas = 2.03V
しかも、この Vmeas が Rise や Fall だけでは無くて、Min/Typ/Max でも
それぞれ分けて考えた方が良いのではないかという結論になり、
次のIBIS4.0 の仕様では以下のようなパラメータが追加される予定です。
| Typ Min Max
| Vmeas_rising 0.941 0.885 1.026 | vmeas =0.285(vcc)
| Vmeas_falling 2.0295 1.845 2.214 | vmeas = > 0.615(vcc)
どうしても PCI仕様を通常のバッファと同じように扱うと、正確なシミュレーションが
出来ないので、それぞれ Rise/Fall の Waveform を使用してシミュレーションした方が
より近い結果が出てるという話です。
50:あぼーん
あぼーん
あぼーん
51:解析者
02/05/19 22:49
>>IBIS作成者様
なるほどですね。
貴重な書き込みありがとうございます。
PCIブリッジの解析とかは見直されるようになってきているわけですね。
確かにPCIってランプレートはRiseとFall側で異なるというのは聞いたこと
がありますが、それらの特性をWaveformで対処可能なんですね！
勉強になりました！
しかし、疑問に思うのはVmeasです。
勉強不足もあって間違った考えであるかもしれませんが、、
Vmeasの定義というのは作成者様のレスにもありましたように、
「しきい値」ですよね？
これというのは、ICXでは（毎度個人的見解ですいません（爆））定義は
絶対条件なのですが（OutputのPinモデルレベルで）、その値が
いくつであろうと波形的な影響というのは無いと思いますが、否で
しょうか？
ICX上で変化があるのは、
・波形表示内のVmeasを示す電圧ライン
・遅延解析で、Vmeasラインで比較したときのそれぞれの遅延時間
だけでありますが、本来のVmeasの定義扱いはそれ以上のことを
示しているのでしょうか？
もちろんPCIの遅延解析上でRise側とFall側での遅延時間は
それぞれのVmeasを変化させることで詳細な解析はできると存じて
おりますが、「PCIはしきい値が立ち上がりと立下りでは異なる」
と意識していれば問題なく結果を得ることができると思うのですが
いかがでしょう？
それとも解析云々ではなく
、「PCIはしきい値が立ち上がりと立下りでは異なる」
というのをモデル化する必要性があるというお話でしょうか？
IBISモデルというのは解析前提で作られるものではないという
ことを以前文献で読んだことがありますが、情報をモデル化する
という事なのでしょうか・・
なんともレベルが低い書き込みですいません。
このような場を本当に求めていたもんですから、お付き合いの程
よろしくお願いいたします。
52:IBIS作成者
02/05/20 02:07
>>51
まず、Vmeasについてですが、お互いの共通認識である通り、しきいち電圧です。
で、このVmeasの扱いですが、シミュレーター側に処理が任せられているのですが、
大抵は、波形的な影響は無いと考えて良いと思います。
ではなぜ必要なのかと言うと、このVmeasの他のRrefやVrefなども関係して来るのですが、
ICXやSigXPなどのシミュレータにはタイミングエラーチェックやデザインルールチェックなどの
機能がありますよね？
ボード設計している時に伝送線路の距離が長くなったり、負荷がかかった時に、
ドライブしきれないというようなチェックをする時の基準値のような役割で、
遅延解析などの計算に使われます。
＞もちろんPCIの遅延解析上でRise側とFall側での遅延時間は
＞それぞれのVmeasを変化させることで詳細な解析はできると存じて
＞おりますが、「PCIはしきい値が立ち上がりと立下りでは異なる」
＞と意識していれば問題なく結果を得ることができると思うのですが
＞いかがでしょう？
その認識で正しいです。
PCI仕様におけるタイミングエラーチェックがあまり機能しない状況なので、
それを判断するためのパラメータがIBISモデルには必要ではないかという感じでですね。
＞なんともレベルが低い書き込みですいません。
＞このような場を本当に求めていたもんですから、お付き合いの程
＞よろしくお願いいたします。
レベルが低いとは全然思いませんよ。
むしろ、きちんと解析について考えている印象を受けていますので。
今の日本の状況だと解析者のレベルの前にモデルを作成する側のレベルの
低さの方が深刻だと私は思っていますし。
53:あぼーん
あぼーん
あぼーん
54:名無しさん＠１周年
02/05/21 11:52
URLﾘﾝｸ(ams.milkcafe.to)
55:名無しさん＠１周年
02/05/21 17:17
URLﾘﾝｸ(px.a8.net)
「AIPC分析」をご存知ですか？
「AIPC分析」は、高度な心理学を利用した、最新の相性マッチング技術です。
「１２の選択肢」に答えるだけで、あなたの恋愛観を細かく分析して、自然のままで心からリラックスできる最高のパートナーをご紹介いたします。
*ご利用無料／資料請求ではありません。
*結果は電子メールで、すぐにお伝えします。(パートナー紹介編・性格分析編)
URLﾘﾝｸ(px.a8.net)
56:解析者
02/05/29 16:52
いやいや下がってしまいましたね。
ここらであげておきましょう。
最近はめっきり本業のパターン設計が忙しくてカキコできずにスマソ！！
＞＞作成者様
最近はどうですか？？
相変わらずいそがしいのでしょうか？？
体に気をつけてくださいね。
57:ふりー ◆Eox/FREE
02/05/29 18:16
a
58:あぼーん
あぼーん
あぼーん
59:IBIS作成者
02/05/31 00:58
>>56 解析者さん
とりあえず、仕事の方は落ち着きました。
それと、しばらくの間 IBIS の仕事から離れるかもしれない可能性が出てきました。
もちろん伝送線路解析には関わりつづけますが、回路設計のシミュレータの
仕事の方が忙しくなりそうなので。
あと、si-list というアメリカで伝送線路技術者が集まるＷＥＢを見つけたので
紹介しておきます。
URLﾘﾝｸ(groups.yahoo.com)
全部英語なのでかなりきついですが、勉強になります。
60:SI技術者
02/06/27 01:39
こんなスレあったンですね。ﾏﾀｰﾘしてていい鴨。
もうかれこれ7年ほど伝送線路シミュレーションしてます。HSPICE, XTK(ePlanner),
SPECCTRAQuest(SigXp), Apsim, SignalAdvisorを使てﾏｽ。ICX(IS)もトレーニング
受けました。
>>51
Vmeasは、タイミング(ディレイ)解析に使うです。
具体的には、ドライバにテスト負荷(Vref,Rref,Crefで定義されている)を付けて、
t=0から波形がVmeasを横切るまでの時間(Time to Vm)を基準(通称バッファディ
レイという)にして、そこからレシーバの波形がVmeasを横切るまでを、「伝送遅延」
(Propagation Delay)とするです。
ドライバの立ち上がりは、負荷によって変化するので、回路を構成した場合に、ドラ
イバの波形がVmeasを横切る時間は、当然変化して、基準になりません。言葉の
定義はまちまちですが、回路を構成した場合の、ドライバ～レシーバまでの遅延を
"Flight Time"と呼び、"Propagation Delay"とは明確に分けて考える必要がありま
す。
Vmeas自体は、仰る通り、波形には影響しません。
「ランプレート」と言うのですね。ウチでは使わない言葉です。"Slew Rate"という言
い方はよく使いますし、データシートやスペック(USBとか)にも出てきます。単純に
"Tr/Tf"という言い方の方が好きですが。
>>59
si-listには書き込みもしています。日本人はほとんどいないので、正体がバレる鴨。
61:SI技術者
02/06/27 01:54
>>42
>シミュレーションするのなら、dV/dTのRampの値で十分ですし、
>かえって、Waveformを使うとおかしくなるケースがあります。
>ただ、PCIの仕様みたいにRiseとFallを分けて考えなくてはいけないケースだと
>有効だと思います。
えと。ちょっとソースは失念しましたが(確かIBIS Summitのプレゼンで、Siemensの
方が発表されてました)、[Ramp]では不十分で、[Waveform]、しかもVccとGndをリ
ファレンスにした、RiseとFallの、計4つの波形がある場合の方が、極めて精度が
得られる、という実験結果があります。
[Waveform]は、VmeasやVref,Cref,Rrefと同様、IBIS3.2では"Recommended"で
"Required"ではありませんが、解析に携わる人間としては"Required"であってほ
しいと。
まぁ、シミュレータによるでしょうが。
62:琴
02/06/27 04:45
突然ですが，複数の点があり，各点間の距離だけが分かっているとき，その点同士の位置をグラフで表示させることは可能ですか？
よろしくお願いします．
63:世直しサイト
02/06/27 06:03
URLﾘﾝｸ(profiles.yahoo.co.jp)
64:元IBIS作成者
02/06/27 22:27
実は色々ありまして、IBISとは縁が切れて、今は Analog/Mixed Signal の
シミュレーション関連の仕事をしてます。
>>61
強力な人が出てきて心強いですね。
そのうちどこかでお会いするかもしれないので、その時はよろしくです。
あと、工学版じゃないので、ﾏﾀｰﾘいけるかと。
>>42 でＲａｍｐについて書いたのですが、Waveformを使うと精度が上がるというのは
私も理解しているのですが、ツールによってかなり結果が違っていましたので、
作る立場から言うと、現在の状況だと、安全な dV/dT だけの方がおすすめということで書きました。
IBISを作っているときには、いつも ICXとSigXPの動作の違いに悩んでいたもので・・・
メンターが Innoveda を買収したので、今後はもっと良くなるかもしれませんね。
65:SI技術者
02/06/28 23:47
>>64
ただ実際のところ、[～ Waveform]ってシミュレータ内ではどう扱われているのでしょうね。
本来はリファレンス負荷での実測値を記述すべきなんでしょうが、現実にはs2ibisでIBIS
が作成されているので、シミュレータ側が合わせ込んでいるとしても単にspiceとシミュレ
ータの差を吸収するだけの効果しか無いような…。
キチンと作成されたIBISなら、I-V特性だけで十分正確な波形が得られるハズなんですが。
ICXとSigXp(DF/Signoise)の動作の違いに悩んでいたということですが、同じ伝送線路シ
ミュレータでも、解析手法に違いがあるようです。
使ってるのはXTKですが、マニュアルに書かれていた内容と解析速度から推測すると、
XTKはセグメント毎の伝達関数を解いてるようです。使ってはいないのですが、速度と波
形を見るとICXも同様の手法を使っているのではないかと。
片や、DF/Signoiseはspiceと同様の…伝送路をLCRラダーに置き換えて回路解析する…
方法を使っているようです。
両者はタイムステップの取り方も全く違う(XTKはSignoiseの1/10くらいに設定しないと
精度が出ない)ので、そんなところにも差があるのではないかと。
MentorがInnovedaを買収しましたが、片や大御所のBob Ross先生率いるICXと、業界で
絶大な実績があるXTKという2つのシミュレータが、今後どうなるのか。ちょっと心配。
66:あぼーん
あぼーん
あぼーん
67:解析者
02/07/02 11:32
＞＞元ＩＢＩＳ作成者様
お久しぶりです。
相変わらずお忙しいそうで・・体には十分気をつけてくださいまし。
私はというと客先の案件によりクロストークの検証をしております。
周波数に関わらず、パターンのクリアランスとランプレートの速さ、
パターンの線長を変化させていって、結果どのような傾向を得られるか。
なのですが、まぁこの世界に携わっている私たちにとってどのようになるか
はわかっていますけど、一応お仕事として頂いているんで・・＾＾；
んで、テストパターンをＣＡＤで起こして解析して基板まで作るそうです。
お仕事的にはおいしいことにはおいしいんですけど、こんな大手がこんな検証
に時間をかけていることに心配を感じます。結局、相手もどうなるかはわかって
るんですよね。ただやることがないと、おっしゃってました。
これも不況の煽りでしょうか？ いやはや大変です。
＞＞SI技術者様
はじめましてです。
私はICX使いで、他のShimの動作には非常に興味をもてます。
でもあれですよね。内部動作の詳細って機密事項で出してくれないんですよね？
以前大手のICX使いがMENTORに内部計算についてかなりつっこんで、それも
しつこく聞いて問題になったことがあったようです。
でも気持ちはわかるんですよ。
例えば、特性インピーダンスをあげてみても、文献に載っているような
一般の近似式とICXの計算結果ってひどいときには倍近く値が違ってくるんですよ。
倍も違えば、内部計算がどうなっているのかっていうのは気になる所ですよね？
それにしてもこのスレはまたーりかきこできるんでいいですね。
68:SI技術者
02/07/03 00:23
>>67
いいお客さんぢゃないですか!!(w
予算がキツくて評価基板なんて作らせてもらえませんヨ。
ICXいいですね。スプレッドシートに制約条件を入れてく方式はICXが
最初ぢゃないかな? InnovedaのePlannerも、CadenceのSPECCTRAQuest
もICXのインターフェイスを参考にしてると思います。
シミュレーションの結果がマズかったらICXの中で配線を検討して修正
できたりするのが便利だと思ったのですが、実際に仕事で使ってみると
思うように行かないトコロなんか、やっぱりあるンでしょうね。
特性インピーダンスの式は、よく見かける簡単な式(IPCの式)は特定条件
でしか合いません。ランバスの計算に使うとイタイ目を見ます(w
Haward Johnsonの本とかに書かれている式は比較的よく合います。
シミュレータでも、解析方法によって数Ω程度ズレるので、どんな計算
してるかくらいは、聞けば教えてくれると思いますヨ。
内部動作は、使っていると色々知りたくなるンですが、あくまでもシミュレ
ータのユーザであって開発者ぢゃないンだから、深追いしないように心が
けてマス(w。でも、どういう傾向にあるか知っておく必要はあると思います
が。解析でも実測ドンピシャより、どういう傾向か捉えることが大事ですよ
ね。
ところで、IBIS作成してる人とハナシをしたことがないンですが、やっぱり
ほとんどの場合、s2ibisで作成するもの? IBIS Accuracy Handbookにある
ようなCorrelationってほとんどやらないモノなのでしょうか?
69:解析者
02/07/03 12:31
>>68
＞シミュレーションの結果がマズかったらICXの中で配線を検討して修正
＞できたりするのが便利だと思ったのですが、実際に仕事で使ってみると
＞思うように行かないトコロなんか、やっぱりあるンでしょうね。
全く言ってその通りです。
仕事で使うことを前提にした時、CAD→ICXのデータ変換は頻繁に使いますが
この商品の売りであるICX上で配線を動かして云々・・で最終的に
ICX→CADのデータ変換はまるっきり使いません。
というか使えないんですよね。変換したデータが・・
ですからやるんだったら、ICXで引いた配線状況を見ながら（こんなことも
ほとんどないんですけどね^^;）CADで引くって感じが主ですね。
特性インピの話ですが、時間があったのでちょっと検証してみました。
比較材料は一般のIPCの近似式、Wheelerの近似式、ICXの値です。
一定条件下で配線幅だけ変えていってインピーダンスを振るという内容です。
まぁ、単純なことなんですけど・・・
結果、面白いことになりました。
配線幅が0.4以上であると、Wheelerの近似式にICXの値がほぼドンピシャ。
配線幅が0.3以下になると、IPCの近似式にほぼドンピシャでした。
また、Wheelerの式のほうがIPCの式に比べインピーダンスが高めに出ます。
ICXが高速信号の解析用に作られていることを前提にみたら、線幅が0.4
以上っていうことはめったに想定しないでしょうね。
それぞれを非線形ラインと捕らえた時には、ICXは両者とは異なる
計算をしているということがわかりました。
＞解析でも実測ドンピシャより、どういう傾向か捉えることが大事ですよ
＞ね。
本当にその通りです！まさに伝送線路解析の目的なんですが、
まだまだ、ツールをプローブ代わりと考えているお客さん、たちが悪い
話をすると、弊社営業（笑）には困ります。
「実測のシュート電圧と解析結果が違うぞ！！」
なんて大騒ぎするお客さんに素直に「不良」として扱う営業体制だった
時期には言葉もでません。本当に勘弁して欲しいものです；；
IBIS作成のお話は「元IBIS作成者」さんにお聞きしたいものですね。
ところで、Correlation・・相関性ってなんでしょうか？
実測のことですかね？？
70:SI技術者
02/07/04 00:03
>>69
ICXの本来期待してる使い方は、ホストCADで設計したデータをICX上で波形
解析して、修正した内容をECOとしてホストCADに戻して…って方法なんでし
ょうが、ICXの配線編集機能はおそらくホストCADほど充実していないでしょう
から(もしそうだったらホストCADはいらない!!)、微妙な修正なんかはできない
ンでしょうね。それにホストCADで設定しているデザインルールをICXにも設定
するのは二度手間だし。
SPECCTRAQuestも、ホストCADはAllegroしかありませんが、当初は似たよう
なコンセプトのツールでした。データベースはAllegroと全く共通ですし。そもそ
も、レイアウトエンジニア(パターン設計者)がシミュレーションまでするような発
想が、実際と合わないってのがあります。パターン設計は納期優先ですから(w
最近はその点に気づいたのかどうか、シミュレータでルールを作る→ルールを
ネットに割り当てる→レイアウトエンジニアはルールチェックしながら設計、とい
うフローになっています。
もっとも、ウチでは回路設計とシミュレーションはするけど、パターン設計は外
にお願いしちゃうので、せっかくのフローも活かしきれていないのが現実。
ICXはインピーダンス計算に近似式を使ってるのですね。そういう検証をして
おけばツールを使う時に気持ち安心して使うことができます(w
XTKはおおよそのアルゴリズムは公開されていて、グランド面が近い時は有
限要素法(FEM)、遠い場合はモーメント法(MoM)が使われているとのこと。
「近い」「遠い」の判断をドコでしてるかは不明ですが。いちおう、近似式でな
くフィールドソルバーを使ってるようなのですが、気になる場合は別のツール
(フリーで落ちてるヤツやApsimRLGCなど)や近似式で「ウラ」をとってます。
近似式でも5%程度の精度が出るらしいので、十分かもしれません。
ウチは解析者さんからみれば「お客さん」のような立場なので（笑）、高いお金
払ってシミュレーション結果と実測に違いがあれば、やっぱり文句を言うかも。
判っていながら文句を言うなんて、やな客かも。
「実測できるンですか、良かったですね。次回からは、実測とシミュレーション
にはこの程度違いがあることを念頭において、報告を読んでくださいね」
ってのが模範解答でしょうか(w
Correlationってのは、実測とシミュレーションの「相関」のことです。
IBIS Accuracy Handbookでは実測による相関を取る作業が手順として書か
れています。ただ、そうして精度を上げたIBISでも、テスト回路では波形が
一致しても、実際の負荷では精度が落ちてしまう(合わない)場合が多くて、
IBIS Summitでも問題になってました。
ところで、ウチは近所の部署でICX使ってるンですが、ICXはnon-monotonic
のIBISを食えない(受け付けない)から、代理店(Z社)に文句を言って、
non-monを取り除くツールを作らせたとかなんとか。s2ibisや実測でできたば
かりのV-Iカーブは微妙にnon-monが残ってたりしますからねェ。
幸いにして、ウチで使ってるツールはnon-monを気にしなくていいので便利
です。始めた当初はWarningがいっぱい出て、不安でしょうがなかったモノで
すが(w
71:名無しさん＠１周年
02/07/04 01:03
↑
読むのしんどい。
72:元IBIS作成者
02/07/04 23:13
昨日から今日にかけて、奈良・大阪に出張していて、
やっと家路に着き、ビールを飲みながら疲れをいやしてるところです。
さて、ＩＢＩＳ作成の話ですが、だいたい以下のパターンに分かれると思います。
１．s2ibis で作成する。
２．外注する（Ｚ社がけっこう力をいれてます）
３．s2ibis を自分で改造したり、Spice の出力から、Perl などで IBIS Format にする。
s2ibis で作成しているところは７割くらいでしょうか？
ある程度、IBIS に詳しくなると、s2ibis では色々と不満が出てくるので、
私の場合は、自分で Spice の出力から IBIS Model を作成する
Perl Script を自作しました。
IBIS Model は Pullup/Pulldown の Ｉ－Ｖカーブ、Power/GND Clampカーブ、
Rise/Fall の dV/dT、V-T Table なので、別に測定の仕方をきちんと
理解すれば、s2ibis を使う必要が無いのですが、
IBIS の仕様を理解している半導体ベンダーが少ないため、
外注してる会社も多いですね。
non-monotonic については、Spice の出力を直に変換すると、
Power Clamp 特性ではけっこう頻繁に起きます。
私の場合は、Spice の波形を表示しながら、non-monotonic の部分を
取り除く作業をしていましたが、この作業はかなりしんどかったです。
ibischk プログラムでも、 Warinig で、Error では無いので
そのままモデルを配る会社も多いかもしれないです。
半導体ベンダー、特に日本の会社は IBIS モデルや伝送線路の解析には
あまり力をいれてないというか、チップのテストから先の事は
あまり関係無いという立場のところが多いですね。
私も IBIS Model を作っていた頃は、色々ありましたから・・・
73:解析者
02/07/05 00:45
>>70
SI技術者様はうちからいう「お客様」にあたりますね（笑）
うちは完全なパターン設計受注会社ですから・・
＞SPECCTRAQuestも、ホストCADはAllegroしかありませんが・・・
そうなんですよね・・
うちはほとんどAllegroなんで、SPECCTRAのほうがよかったんですが
Z社のCADも数台あるし・・・でもってICXとなったわけです。
講習でSPECCTRAつかった時には、whatif解析がものすごくやりやすい
印象を受けました。ここのパターンのインピーダンスを何Ωとか
マイクロストリップをストリップに変更したら・・とかですが、、
ICXですと、実際に引かなければいけないんですよ。
この煩わしさといったらありません。実際に引ける→売り！なのですが
実用にはむかないんですよね。（Mentorさん ごめんなさい）
だから、CADで適当に部品置いてネット作って、サンプルパターンを
引いたものを自分で作ってICXデータに起こすというのが常日頃、当たり前のような
感じでやってます。ものの5分あればできますから、、
＞ICXはインピーダンス計算に近似式を使ってるのですね・・
いやいやこれもわかりませんぞ。
まぁ、検証は検証として行ったわけですが、私が勝手に近似式と
比べたものですので、その辺り御了承ください。
でも、参りますよ。
何を基準にしたらいいのかっていうのがパターン設計会社として
頭が痛いところです。ただえさえ超多層板の時代に、Z0整合基板
を当たり前のように作らなければいけないのに、近似式、ICX
双方の値が異なるなんて。。気にしすぎでしょうかね？
製造誤差のこと考えれば小さな問題でしょうか？
＞判っていながら文句を言うなんて、やな客かも
うんうん（笑）
そうでしょうね！！はっきり申しまして勘弁してください（笑）
でも色々勉強になりますんで、このわかぞーに鞭入れてやってください（笑）
また、シミュレーション費用って高いですかね？
周りが高いのかな？よくはわかりませんが、うちはかなり安いほうだって
いわれますが。まぁお金に関してはよくはわかりませんが、きた依頼を
精一杯やらせていただくだけです。
あと、non-monoですがICX食べてくれないんですよね。
ザイリンクスのモデルに関する掲示板に
「うちはs2ibisの変換だけなんで、ICXに入れる時はチェッカーの
プログラムはずしていれてください。そうすればはいるでしょ？」
なーんていう内容の書き込みを見たことがあります。
それはそーなんですけど、この場合の鼻をつまんで飲み込めっていう
ベンダー側の回答はいささか怖いものを感じます。
SI技術者さまのお使いのSHIMはおいしく食べてくれるんですか？
その場合、ノンモノってどのように解釈してるんですかね？
74:SI技術者
02/07/06 00:37
>>72
71さんに読むのしんどいと言われてしまいましたのでなるたけ簡潔に…(汗)
s2ibisや実測でnon-monが出ても、そのデータを多項式に近似する、とかぢゃ
やっぱりダメなんですかねェ。大抵の場合、小数点以下数桁でnon-monが
起きてるような…思いっきり跳ね返ってるようなV-Iカーブもたまに見ますが(w
Z社は国内大手のベンダーにIBISを提供するように働きかけてますが、作る
場合はべらぼうに高かった気がします。IBIS作成者さんみたいにs2ibisをち
ゃんと使えれば、ばかばかしくて払う気がしないと思いますが。
現物を実測してIBISを作るにも、ICテスターなどの設備がン億円とかですか、
必要らしいですね。一度、MentorのQualityIBIS(現物合わせで精度のいい
モデルを作ってくれるらしい)を試してみたいのですが…やっぱ高いので～。
「マトモなIBISを提供しないと使ってあげないヨ～」と言いたいンですが、悲
しいかなそうはいかないのが現実です。
75:SI技術者
02/07/06 01:03
>>73
隣の芝生は青く見えるだけかも（笑）。
基板の製造誤差でインピーダンスなんて大きく違ってきちゃいますから、計算
誤差程度は気にしなくてもいいかも。そりゃ高周波のマイクロストリップアンテナ
で精度をバッチリ出さなきゃいけない、なんて場合は別ですけど。
一般のデジタルの基板で、追加料金払ってインピーダンスコントロールしても、
±15%とかです。しかも、クーポンで測定して選別してるワケだから、実際に基
板全体のバラツキを考えると…。それで動かないシステムは、ちょっと負荷掛
けたり環境変えると、やっぱり動かないンぢゃないのかと。
まぁ、だからインピーダンスは「適当」です。設計値をそこそこのトコロに持って
いけば十分なのではないかと。
シミュレーションの価格ですが、確かにピンキリ…というか値段があって無いよ
うなモノです。シミュレーションだけお願いするとそれなりに取られますが、パタ
ーン設計込みだと、ほとんどサービス価格というか。という例が多いですね。
non-monがあると、spice系のシミュレータでは収束しなかったりすることもある
らしいですが。昔、hspice使ってた頃はそういう例があったかも。
それ以外では、波形全体に妙なリップルみたいなノイズが出る、とか、オーバ
ーシュートやリンギングが(実際には出ないのに)出るとかいう現象が見られま
す。微妙なnon-monだと前者の現象程度なので、割り引いて考えればいいの
ですが、大きなnon-monでは、以前解析者さんが書かれていたような大騒ぎ
の原因になるかも知れない。
IBISの仕様では特にnon-monを許していないワケではないですね。ただ、実
際のトランジスタの動作として「あり得ない」と解釈されてます。最近の複雑な
バッファ([Driver Schedule]とか[submodel]を使ってるような)だと、一概に
「あり得ない」とも言い切れず。実際、ベンダーにクレームをあげたら、「いや、
実際そういう動作をしてるんだよ」と言われたことがあります。
76:名無しさん＠１周年
02/07/27 14:32
マニュアル等々を渡されずに実験で verilogを使用しているものです。
今日、Verilogで簡単な回路を実行しようとしたところ、
Error! ERROR (LM -35): license for feature "VERILOG-XL"
has expired (run 'lic_error -35' for more
information). Feature is VERILOG-XL [Verilog-LICENSE]
このようなエラーが表示されたのですが、
これはライセンスの認証に転けているという事でしょうか。
77:名無しさん＠１周年
02/07/27 14:44
>>76です。
ライセンスサーバに障害が発生していたようです。
当方の管理者の方が対策を取ってくれたようで、
問題なく実行が出来ました。
お騒がせして申し訳ありませんでした。
78:名無しさん＠１周年
02/08/02 17:19
教えてください。
xilinXのSpartan-IIEのＩＢＩＳを使うのですが、
内蔵抵抗の使用未使用は反映させられるのでしょうか？
79:解析者
02/08/02 21:48
＞＞７８
最近のＡＳＩＣのIBISモデルってslewrateなどのオプションをつけるか
否かによっての特性の違いを、ピンモデル別に定義していますよね？
んで、その説明もモデル内で挙げるような感じになってます。
もし、Spartanのモデル内にそのような説明があったら、注意して
読んで、該当するモデルを選択すればよろしいのではないでしょうか？
こんな回答ですいません。
がんばってくださいね！！
80:元IBIS作成者
02/08/02 23:51
>>78
内蔵抵抗の場合は、注意した方が良いですね。
IBISモデルを作成する時の仕様において、
プルアップ／プルダウンのI-Vカーブを測定する場合は
無負荷状態と決まっていますが、Rise/Fallのランプを測定する時は
作成者の考えが反映されているので、負荷を付けて測定する場合が
時にはあります（LVDSなんかの場合は、負荷を付けて測定します）
一番良いのはIBISの提供元に確認することですね。
そういえば、8月末にメンターのフォーラムがありますが
皆さん参加されます？
81:解析者
02/08/03 00:14
東京はホテルラフォーレのやつですよね？
仕事の状況と相談ですけど、いけたら絶対いきたいですねぇ。。
なんといってもICX3.0の情報を仕入れたくおもってます。
82:79
02/08/03 14:46
>>79-80
ありがとうございます。
XilinXは直電できないから不便です。
質問フォームで聞いてみますか．．．
来週になってしまうな。
83:名無しさん＠１周年
02/08/11 01:52
ｽﾚﾘﾝｸ(base板)l50
84:解析者
02/08/22 10:05
IBISモデルからレシーブ側の入力インピーダンスって求められるんでしょうか？
最近、暇になってきちゃっててそんなことばかり考えてきてます。。。
85:名無しさん＠１周年
02/09/10 23:33
正直なんでHSPICEじゃダメだろう。ちなみに漏れメモリ屋
86:SI技術者
02/09/11 00:21
>>85
提供する側の論理 : プロセス技術などの企業秘密が漏れる…らしい。
Encryptedなモデルもあるのにねェ。どうせIBISだってNDAベースだったりするし。
使う側の論理 : 基板データなどをモデル化できない(しにくい)。
規模の大きなモデル(基板全部とか)だと時間ばかりかかってしょうがない。
(特にクロストークとか)
Encryptモデルだと、HSPICEでしか使えない。(PSPICEとかだとダメ…選択肢が無い)
最近はIBISベースのシミュレータでも、SPICEモデルが扱えます、ってのがウリになってきた。
デバイスが高速化/複雑化してIBISでは満足な精度が出ないためか。
Encryptedモデルが使えるようになって、提供側は情報が漏れる心配が無くなり、
かえってspiceからIBISを作る手番や、精度に関するクレームの対応が負担になってきた
のではないかと。
てなトコではないでせうか。
87:解析者
02/09/11 09:30
先月末、メンターのセミナーにいってきました。
ICX3.0のプレヴューを見てきましたが、モデルのマルチ言語対応が一番の
焦点だったのではないでしょうか？簡単に解釈すると、VHDLやSPICEもよみこめる
よーーーってことですかね。
VHDLっていう標記がどのようになっているのか、厨の漏れにはよくはわかりませんが
業界標準（IEEE）らしいですねぇ。
今となってはIBISってたくさん提供してもらえるようになりましたが、
昔はそうではなかったはず。。（新米にはわかりませんが・・）
VHDLっていうのもそういうIBISの道を辿るのでしょうか？
でも、そもそも「VHDL」って単なる言語じゃなかったんですね。
今まで勘違いしてますた（爆）
88:85
02/09/11 22:33
>>86
ホント恥ずかしい話なのですが、IBISって聞いたこと無いです。
すんません。
ｽﾚ読んでると、ボード上の設計に使うシミュレータの話なんですかねぇ。
だとしたらSiチップ設計者はｽﾚ違いか。ｽﾏｿ。
89:元IBIS作成者
02/09/11 23:21
>>87 解析者さん
私もメンターのセミナーに行ったのですが、
時間が無く、ボード系のセッションには参加出来なかったのですが、
知り合いからICXについて色々聞けました。
ICX3.0には、ELDOというヨーロッパではかなり人気のある、
Hspice互換シミュレーターエンジンが搭載されているそうです。
このEldoというのは、普通のSpiceネットリストだけではなく、
Verilog-A、Verilog-AMS、VHDL-A、VHDL-AMS も読めるので、
それの事を言っていたのだと思います。
VHDLと言うと、たいていデジタル回路のシミュレーションや論理合成に使う
HDLの事を指すのですが、-A や -AMS がつくと、アナログ的な
動作の記述を言語レベルで記述する事が出来ます。
I/Oやチップのアナログ的な動作記述を VHDL-AMSで書くことは出来ますが、
はたしてメーカーがそこまで提供してくれるか疑問ですが・・・
ただ、色々な使い道があるので楽しみではあります。
>>88
私の場合、以前は IBIS 作成などボード寄りでしたが、
今はもっぱら アナログ／ミックスのシミュレーション環境の
仕事をしております。
最近は、アナログにも言語系の環境が求められてきたので、
けっこう忙しいです
90:85
02/09/12 00:12
>>89
アナログ/ミックスっての境界がよく判りませんが、まぁ置いておいて。
アナログにも言語系の環境が求められると言うのは興味深いですねぇ。
それって、アナログの表現が可能な程言語系の環境が発展したのか、あるいは
所詮実測とは合わないアナログでシコシコ設計するよりは、むしろざっくり見積もって、かつ設計が容易な
方を選択したと言うことなのでしょうか？
91:SI技術者
02/09/12 00:59
>>87
わしもメンターのセミナー行きました。どうでもいいけど、メンターさん景気いいねェ(w
ICXがspiceとかに対応したのは必然というか当然の流れで、SPECCTRAQuestやXTK
といったハイエンドの(競合)シミュレータが前のリリースまででspice対応してるからねェ。
ただ、spice互換のeldoって、HSPICEのencryptモデルを読めるわけぢゃないから、そこ
がネックかも。
VHDL-AMS対応については、ちょっと疑問。メンターのプレゼンでも、「モデルの提供は
進んでいないが」標準化されてるので、ってニュアンスでした。IBIS CommiteeもVHDL/
Verilog-AMSはIBISに取り込もうとしていた(IBIS-X)けど、現実味が無いのでヤメちゃっ
たし。
VHDL/Verilogのモデルも、EDAベンダーに高い金払ってソースコードモデルを提供して
もらってたりしたので、AMSもその二の舞になる可能性もあるかと。
とりあえずIBISでなんとかする。ダメならspiceモデル、ってのが現実的だと思うけどなぁ。
VHDLはデジタルの(ロジックの)動作記述言語としては、いまではごく当たり前に使われ
てます。Verilogってのと双璧をなす。ムカシはタイミングチャート書いてゲート並べて
LSIの設計をしたモンだけど、最近は動作をソフト的に書いちゃうと回路ができちゃうン
だね。便利になったものだ。
92:名無しさん＠１周年
02/09/12 01:43
>>91
>VHDL
いや、RTL設計では回路はできちゃいますけどね、回路は。
回路(と言うよりもロジック)だけでLSIが動くのなら何の苦労もありません。と言うか意味が無い。
ツールさえあれば、バカでもチョンでも作れてしまうのですから。
(もちろん現在の高度に複雑化されたシステム設計はほんとにバカチョンだけで作れる程甘くも無い訳ですが)
回路図見てると、絵に描いたﾓﾁの多いこと多いこと。
結局何が言いたいのかと言うと、シミュレータなりツールはそれぞれ得手不得手の使い分けが重要かなと。
93:qq
02/09/12 05:46
URLﾘﾝｸ(yahooo.s2.x-beat.com)
94:あぼーん
あぼーん
あぼーん
95:高周波
02/09/18 11:58
IBISモデルっていうのはどのくらいまでの周波数に限られるんすか？
アナログG帯になってくると伝送線路解析とはいかなくなりますよね？
G帯線路の解析に有効なモデルとかツールってどのようなものがお勧めですかぁぁ？？
96:あぼーん
あぼーん
あぼーん
97:SI技術者
02/09/19 23:58
>>95
「アナログG帯」というのがよく判らないンですが…。
まず、「IBIS」と「伝送線路解析」は分けて考えなきゃいけない。
GHz帯でも、伝送線路解析、すなわち伝送路(パターン)をLCR(G)のラダーで等価回路
として解析する方法は、ある程度有効。ただし、誘電損失やら表皮効果の影響がモロ
に見えてくるので、考慮しておかないと(モデル化しないと)実際と合わないヨ。
また、場合によってはパターンを3Dでモデル化して電磁界解析する必要がある。
IBISはバッファの振る舞いを記述しているだけなので、どんなに高速なバッファでも動
きが単純ならIBISで十分。そういう意味ではIBISには周波数限界は無い。
ただ、実際にはバッファの動きは単純ではなく、高速になるほど複雑な動きが目立つ
ので～数nsのレンジでは見えなかった挙動が数十psでは無視できなくなるとか～、
IBISでどこまで表現できるかが勝負になる。実際、IBISは(仕様上)表現できることが
限られているので、GHz帯での精度は非常に悪いネ。
とすると、spiceモデルしか無いンぢゃないかなぁ。現実には。実際、この辺りではspice
使ってる人のが多いと思われ。
しかし、GHz以上の設計って、IBISとかspiceモデル使った非線形・時間領域の解析っ
てあんまりされてないのでは? Serenadeとか使って周波数領域の解析ってのが一般
的なのではないかと。
98:海外ベンダー
02/09/21 00:01
使いもんにならないBISTを売ってる
メンターのスレはここですか？
99:あぼーん
あぼーん
あぼーん
100:名無しさん＠１周年
02/09/23 13:00
100
101:SI技術者
02/11/13 22:52
>>97
ていうか自己レスですが、
最近si-listでも同じような話題が出ていて、「おいらは5GHz(5Gbps?)やってるけど、IBISでやってる
YO!」とかいう強者がいるので、まぁその程度の周波数でも使えるらしい、ってことで。
しかし、現実には周波数が高いトコでの精度が悪くなるのは体感している。モデルのせいなのか、
シミュレータがタコなのかは不明。
102:SI技術者
02/11/13 22:59
最近、伝送路の電磁界解析に凝ってる(ていうか仕事だが)ンですが、
学会とその周辺ではFDTD法がかなり脚光を浴びてるようですが、いまなぜFDTDなのか
イマイチはっきりしない。FEMとかMoMではダメなんでしょ～か。
任意形状が多い構造ではFEMの方が、矩形でしかメッシュが切れないFDTDより有効だろうし、
プリント板みたいな積層構造というかプレーナ構造(2.5D)だったらMoMが最適のような気がする
ンだけど。
もしかして"Time Domain"ってことが重要なのかなぁ。
詳しい人、教えて。
103:名無しさん＠１周年
02/11/14 06:43
>>1こと子豚よ・・・いい加減にしたらどうだ（ＷＷＷＷ
お前は今までずっとそうやって生きてきたな（ＷＷＷ自分にとって都合のいい話しか聞かない豚野郎（ＷＷ
不快になる､反論される話は全く聞く耳を持たないんだろ（ＷＷ豚きわめりだな（ＷＷ
なぜ自分の卑小さを省みず､常にそんな傲慢な態度をふるえるんだ（ＷＷ
お前のような豚は､常に自分の精神状態を気持ちよくする事しか考えてないからだろ（ＷＷ
この世を自分中心…豚中心（ＷＷ豚世界（ＷＷお前が人間と会話する時は､論議するとか､
意味のある話をしようとか、そういうのがまったくない。ただアフォ豚が気持ちよくなれればそれでいい
自己豚満足しか頭に無い､典型的オナニー豚（ＷＷＷ
まさに幼児豚がする会話。幼稚豚の典型（Ｗお前の話は､ゴミだよ豚ちゃん（ＷＷＷ
イカレ豚のオナニーその最もたるは､お前が書いてきたレスだよ。そして自演ことバレ豚芝居（ＷＷＷ
なぜあんなレスをしかできない？あんなサトラレ豚芝居をする？自分ではわからないだろうな（Ｗ
それは､ただ自分が気持ち良くなりたいという豚望の結果ですよ（ＷＷＷ
真正面から否定する文は､ｵﾅﾆー豚には通用しまい（Ｗお前は誰にも論破できない（ＷＷ
論破できないというよりは、議論自体できない訳ですが（ＷＷＷ
豚は豚を不快にする文を受け入れられるような理論的人間じゃないからだ。
つまりｵﾏｴが豚だからだよ豚野郎（ＷＷＷ話の通じない狂豚。狂気豚見参（ＷＷＷ
ハナから戯言と決めつけることによって､どんなことをいわれても豚の精神状態を
安定させようとする。豚に都合の悪い事は見えません、豚目、豚耳、豚口（ＷＷＷ
豚のお前にしてみれば、豚が不快になる文は､「バカじゃん」「ただのキチガイ」「で？」で済まされてしまうだろう（ＷＷＷそんな事をしていては、他人と論ずる事などできる訳がない（ＷＷＷ論ずる事など元からｱﾌｫ豚にはできませんが（ＷＷできる事はｺﾋﾟﾍﾟと豚芝居（ＷＷＷ
とどのつまり、豚ちゃんはハナから他人と論ずるだけの脳味噌を持っていないってこと。
そして、そのレスはすべて何の価値も持たないゴミだということだ。
ｵﾏｴには何にもできないよ豚ちゃん。ﾈﾀ職人などと都合の良い冠が欲しいのか？（ＷＷＷ
104:あぼーん
あぼーん
あぼーん
105:名無しさん＠１周年
02/11/14 15:39
URLﾘﾝｸ(alink3.uic.to)
106:回路シミュレーション初心者
02/12/03 21:31
勉強になります。上げておきます。
107:2年生
02/12/18 11:02
>>60
はじめまして。
ずいぶん前の話ですが・・・、"Flight Time"と"Propagation Delay"
を分けて考えるという事はかなり関心があります。
そこで疑問に思った事があるのですが、ドライバの立ち上がりが
負荷によって変化するっていうのは、多分岐の信号の場合ですか？
1対1の信号では常に同じという考えで間違ってませんか？
多分岐の信号の場合でも常に同じ立ち上がりとしか思って
ませんでした。。。ICXでは、Tri(3-state)とかいうモ
デルタイプが使えまずが、実際特定のReceiver以外をハ
イインピーなんかに設定できませんよね？（勉強不足!?）
108:名無しさん＠１周年
02/12/18 23:21
>>84
ＩＢＩＳってＶ－Ｉカーブな分けでしょ？
なら、オームの法則で求められるのではないか
109:SI技術者
02/12/19 23:27
>>107
分岐のあるなしには関係ありません。
パターンも容量成分を持つでしょ? レシーバの負荷も判りませんよね?
つまり、パターンやレシーバによってドライバの立ち上がりなんていくらでも変化しちゃうワケです。
Tristateの場合、リファレンスロード(負荷)としてプルアップを指定する場合がほとんどです。
Vref=電圧と、Rref=抵抗値で指定しますね。これでハイインピに設定します。
それ以外の場合、適当な(50pFとか)容量でGNDに落とすか(Cref=容量; Vref=デフォルトで0)、
抵抗でGNDで落としたりする場合が多いです。
110:2年生
02/12/20 09:41
>>109
ご回答ありがとうございます。
このような掲示板があるのは非常に有意義なことであると思います!
3-stateの場合は、10M位のでかい抵抗を付ければOKですよね。
Driverの立ち上がりについては、確かにパターンの容量成分は変わり
ますが、分岐後のパターンのCが異なったとしても、
（どのRecieverがハイインピーになったときでも）Driverから見るパ
ターンの持つ総負荷はかわりませんよね？？だから、Driverの波形が
Receiverによって異なるというのは、Receiverピン(またはdie)の容
量に依存するって事ですね。
（一様、IBISに記述があり不明とは言えませんが）
111:SI技術者
02/12/20 23:37
>>108
ぢつはそう単純でもないかも。
IBISのレシーバモデルは、パッケージやダイ(シリコン)の負荷容量と、クランプダイオードの特性
ぐらいしか書かれていないので。
クランプなんてオーバーシュート抑制のために入ってので、実用領域の特性を支配してるは
容量成分だけになってしまいます。
すると、容量をインピーダンスに"変換"する必要があって、オームの法則では歯が立たない。
IBISのレシーバモデルがそれでいいかどうかは、また別のオハナシ。
(IBIS系は精度が出ない、ってのはこの単純なレシーバモデルにも一因があるンだよね～)
112:SI技術者
02/12/21 23:51
>>110
他にこういうハナシできる機会ってないですからね。
そもそもパターンがあるとドライバ波形は反射が見えちゃうハズなんだけど。
パターンの長さ(やインピーダンスとか)でドライバ波形が変わっちゃうから、
リファレンスとなる負荷が必要なんだけど?
IBISにVrefとかRrefとかの記述がない場合は、データシートのACスペック
(タイミングスペック)を見てみてください。大抵欄外に小さく、どういう条件で
測定したか書かれてるはずなので。書いてなかったら、ベンダーに文句を
つけましょう。これ重要。tristateの出力バッファだったら、推奨プルアップで
もいいと思われますが。
113:名無しさん＠１周年
02/12/23 06:35
>>103
言葉のおデブ
114:2年生
02/12/26 11:06
>>111
いまだIBIS内のC_pkgとモデル内のC_compの波形への影響がよくわから
ないのですが、例えば、C_pkg+C_compの値と、L_pkgから、Z=√L/Cで
インピーダンスを求めるというのはどうでしょうか？
115:名無しさん＠１周年
02/12/26 11:16
URLﾘﾝｸ(members.tripod.co.jp)
116:名無しさん＠１周年
02/12/26 12:02
>>114
ﾒﾁｬｸﾁｬだなぉぃ
117:2年生
02/12/26 19:05
>>114
C値より入力インピーダンスを求めようとしても、
周波数によっても変わりますね。。。
118:回路シミュレーション初心者
02/12/26 22:23
>>117
特性インピーダンスとごっちゃにしないほうがよいです。
119:あぼーん
あぼーん
あぼーん
120:あぼーん
あぼーん
あぼーん
121:あぼーん
あぼーん
あぼーん
122:あぼーん
あぼーん
あぼーん
123:エミー
02/12/27 16:35
バーチャル電子ブロックの回路シミュレーションはどのくらい凄いんですか？
URLﾘﾝｸ(www.denshiblock.co.jp)
124:あぼーん
あぼーん
あぼーん
125:aaa
03/01/08 17:38
英文で、「 =/-0.5"」って、どう解釈します？打ち間違いかな・・・。
±0.5インチではないですよね？（←ちなみにこれは英語でどう言うんかなぁ）
イコール又は-0.5インチってことにしておこう。。。
独り言？で申し訳ありません。
126:山崎渉
03/01/11 05:20
（＾＾）
127:初心者
03/01/15 10:54
回路シミュレーションを始めたばかりの初心者ですが私が使用しているフリーのシミュレーション
ソフトを紹介します。
TOPページ
URLﾘﾝｸ(www.circuitmaker.com)
Downloadページ
URLﾘﾝｸ(www.circuitmaker.com)
128:bbb
03/01/15 19:33
レシーバーのIBISで、[Package]のL_pkg又は[Pin]のL_pinの
値が大きくてRise/Fall時の波形に段が生じてしまう場合どうしたらよいのでしょうか。
Pin to Pinで最短に繋いでも改善しないし。例えば、APEXのIBISの場合、
Lが17nHという値で。。。RLCの一般的な値ってないものなのでしょうか？
なんかIBISは適当な値がはいっているようで信用できない・・・。
129:名無しさん＠１周年
03/01/16 02:48
目安として↓くらいなものじゃないですかね？（適当）
L 1～15nH
R 30m～500mΩ
C 0.5p～5pF
C_comp 0.3p～3pF
130:あぼーん
あぼーん
あぼーん
131:SI技術者
03/01/17 23:42
>>128
パッケージのLが大きくてPinでの波形に反射が見えてしまう場合でも、シリコン(Die pad)での波形がきれいだったら動作に問題はないハズです。
シミュレータによってはPinでの波形しか表示できない場合がありますが、信号が正しく伝搬できてるかどうかはシリコンでの波形を問題にする必要があります。
基本的に途中にLが入ってもその先では反射は見えないハズ。
シリコンでの波形を見てみてください。
132:あぼーん
あぼーん
あぼーん
133:名無しさん＠３周年
03/01/29 14:39
SimulatorのVIAの設定は、どのようにされていますか？また、
VIAのC成分が0.5pFでL成分が1nHのとき、遅延時間T=√L・Cとして
も問題ないですか？
134:SI技術者
03/02/03 23:31
>>133
信号の速さ(立ち上がり)はどの程度ですか?
VIA長を通過する時間が無視できる程度なら、VIAは等価容量(C)換算でも問題ないでしょう。
VIA長が無視できないほどの速さなら、等価LCにするか、数段のLC回路換算した方が適当かも
知れません。ApsimRLGCなどを使えば計算できます。
それよりさらに速いンだったら、マジメにVIAを扱う必要があるでしょう。AnsoftのQ3DとかHFSSなどで
電磁界解析するのがいいと思われます。
135:名無しさん＠３周年
03/02/04 11:48
電磁界解析まで話が及んでしまうのですか！
周波数は、200MHz位。早くても500MHzです。
1GHz位までは、LCで考えてもいいかな～と思ってました。
有名な？Howard W.Johnson著「HIGH-SPEED DIGITAL DESIGN ,
A HANDBOOK OF BLACK MAGIC」の中に出てくるVIAのL,Cの
計算式は、あまり使えないのでしょうかねぇ？
136:名無しさん＠３周年
03/02/05 23:34
134さんが言われているように立ち上がりが重要だと思います。
200MHzでも500MHzでも1GHzでも立ち上がりが同じであれば
同じように考慮する必要があるのではないでしょうか。
ちょっと詳しい数字は忘れたのですが立ち上がり時間が大きいならば
数ps程度の遅延と考えてよかったような、、、
137:名無しさん＠３周年
03/02/06 10:04
>134
VIA長を通過する時間が無視できる・できないという所が曖昧なのですが・・・
集中定数・分布定数の考え方も資料によってまちまち(?)ですし。。。
>136
一般的には、周波数が高い=立ち上がりが早いと考えていました。
（ほとんど、そうでないですか？）
135では、だいたい遷移時間は周期の5%と考えてます。
シミュレータ・計算(合ってるかどうかは別として)の両方で、
VIA一個当り20ps程度遅延がありましたので、数psは小さすぎないですか？
138:□□■盗撮ベストランキング■□□
03/02/06 14:53
浜崎あ●み 盗撮ランキング１位
URLﾘﾝｸ(www.candyroom.net)
松浦○や 盗撮ランキング２位
URLﾘﾝｸ(lt.sakura.ne.jp)
安倍な●み 盗撮ランキング３位
URLﾘﾝｸ(www.fsc.x0.com)
藤本●貴 盗撮ランキング４位
URLﾘﾝｸ(bestranking.misty.ne.jp)
後藤○希 盗撮ランキング５位
URLﾘﾝｸ(pink.sakura.ne.jp)
02年間ランキングベスト１はこの人!!!
URLﾘﾝｸ(www.pvranking.com)
139:名無しさん＠３周年
03/02/06 17:22
【さらば】２ちゃんねる今度こそ本当に閉鎖【2ch】
ｽﾚﾘﾝｸ(bakanews板)
140:bloom
03/02/06 17:57
URLﾘﾝｸ(www.agemasukudasai.com)
141:136
03/02/06 23:35
>>137
>一般的には、周波数が高い=立ち上がりが早いと考えていました。
>（ほとんど、そうでないですか？）
確かにそうなんですけどね。どこまでシビアに数字を追いかけるかなんですけど。
>VIA一個当り20ps程度遅延
シビアにと言っておきながら忘れてます。
ちょっと調べときます。そう言われればその位だったような、、
142:SI技術者
03/02/07 23:16
>>137
ざっくりですが、伝送速度が2ns/ftくらいですから、基板厚が1.5mmならだいたい10ps程度の通過時間になりますな。
遷移時間(tr/tf)がこれを無視できるかどうかですが。
200MHz～500MHzで遷移時間が(それぞれ)5%とすると、125ps～50psという計算になりますが、本当にそんなに立ち上がり速いですか?
USB2.0(Hispeed 480Mbps)でも最大で500psですが?
最近のデジタルは特に、クロック周波数が高いほどサイン波に近い波形になるので。
まぁ、125ps～50psと仮定してお話しましょう。1ns程度だったら全く無視しても問題ないでしょうが、
適当なC(0.2pF程度?)を付けるのが安心でしょう。気になるならパッド径からCを求めれば。
500ps程度ならLC等価回路をHoward Johnson辺りで計算して入れておくのがいいかと。
Howard Johnsonは新作(3月頃出るらしい)でVIAの計算式を見直してますが。
100ps前後だと、フィールドソルバーを使って多段の等価回路を使った方がいいでしょう。
10psのオーダーになったら、きちんと3次元解析しないと精度が出ないと思われます。
143:名無しさん＠３周年
03/02/08 00:39
亀レスすまそ。
>102
＞もしかして"Time Domain"ってことが重要なのかなぁ。
FDTDは過渡応答がそのまま手にはいるので、”その場で計算して”SPICEと連動させることが可能。
MoMなどでは、いったんSパラ等のｆ特を求め（終っ）てからブラックボックスとして扱う事になるかと。
この場合ｆ特を求める訳だが、周波数を変えながら再計算を繰り返す必要があり。
（FDTDはfft一発でｆ特ガ手に入るのも嬉しい。おかげで意外に結構効率の良い手法となっている）
144:名無しさん＠３周年
03/03/04 17:07
> 142
>USB2.0(Hispeed 480Mbps)でも最大で500psですが?
それは、振幅が0V～400mVだからでは？しかも差動信号だし。。。
だから1周期約2nsでも、500ps位の立ち上がりでも許容されるのでは？と思った
のですが。
> 200MHz～500MHzで遷移時間が(それぞれ)5%とすると、
> 125ps～50psという計算になりますが
200MHzだと1周期が5nsで、5000ps*0.1=500ps位と計算してましたが・・・
VIAでの遅延時間の話は、また最初に戻ってしまいましたね。(?)
VIAの長さと「パターンの伝播遅延」だけから遅延時間をもとめるの
ではなく、VIAを集中定数として考えたとき、LとCから求まりませんか？
そして、LとCは計算で求まりませんか？という所から始まったのですが。
考え方がおかしいのでしょうか・・・。
145:名無しさん＠３周年
03/03/04 19:24
Opser(EDWIN)ってつかってる人います？
146:SI技術者
03/03/06 23:40
>> 142
えっと、振幅はもっと小さいンでしょうか? 振幅がUSBより大きくてシングルエンドだと、なおさら
そんな速い立ち上がりはキツいと思うのですが。
> 200MHzだと1周期が5nsで、5000ps*0.1=500ps位と計算してましたが・・・
1周期が5nsなのでパルス幅は半分の2.5nsですよね? それの5%というと遷移時間は125psに
なりません?
VIAを集中定数(LC)として考えてよいかどうかからまず考える必要があると思われ。
VIAを通過する時間を見積もって、遷移時間に比べて無視できるのであればLCとしても問題ない
でしょう、という話で。その上で正確な遅延時間を求めればよろしいのではないかと。
147:-y(￣Д￣)｡oO○
03/03/07 07:26
エッチなアップローダーですよ
URLﾘﾝｸ(homepage3.nifty.com)
148:bloom
03/03/07 08:38
URLﾘﾝｸ(www.agemasukudasai.com)
149:名無しさん＠３周年
03/03/07 14:00
URLﾘﾝｸ(www.pink-angel.jp)
★いらっしゃいませ！！ようこそココへ★
150:136
03/03/20 03:12
>VIA一個の遅延
を調べるの忘れてました。
>>142さんが言ってますが
基板厚が1.5mmならだいたい9～10psみたいですね。
151:名無しさん＠３周年
03/03/20 05:42
,.´ / Vヽヽ
! i iﾉﾉﾘ）) 〉
i l l.´ヮ｀ﾉﾘ ＜先生！こんなのがありました！
l く/_只ヽ
|￣￣￣￣￣|
URLﾘﾝｸ(saitama.gasuki.com)
152:名無しさん＠３周年
03/03/28 16:08
パターン設計をしてます。伝送線路解析を一から勉強したいのですが、参考書、ツールなど勉強方法を教えてください
153:名無しさん＠３周年
03/03/28 16:13
URLﾘﾝｸ(www.pink-angel.jp)
★☆★☆★☆★☆★☆★☆★☆★☆★☆★☆★
154:名無しさん＠３周年
03/03/29 03:09
>152
CQ出版DesignWaveBoosの「シグナル・インテグリティ入門」を
お勧めします。SpecctraQuestのSignal Explorerの評価版も
CD付録で付いてます。
その他だとKEW/USAの前田氏の著作（題名わすれ）も基板設計の
立場で書かれていて良い参考書でした。
ゲートレベルで回路図書いて、VHDLでFPGA設計してシミュレーションで
動作検証して、さらに回路全体をミックスドシグナルシミュレーションして、
基板設計までやってシグナルインテグリティで伝送線路解析して、さらには
CAM編集までこなせる・・・・ こんなウルトラスーパーマンな技術者なら、
ツールはPlotelDXPを薦めます。
実は私は、これ使ってます。３０日制限のお試し版もダウンロードできるから
試してみれば？
155:154
03/03/29 03:28
ｽﾏｿ KAW/USAでしたね、失礼
忘れていた題名は『見てわかる高速回路のノイズ解析』でした。
URLﾘﾝｸ(www.amazon.co.jp)
『シグナル・インテグリティ入門』はこちら
URLﾘﾝｸ(www.amazon.co.jp)
156:暗黒大将軍
03/03/29 03:42
URLﾘﾝｸ(www.tv-asahi.co.jp)
157:名無しさん＠３周年
03/03/29 14:23
>154
親切にありがとうございます。
ところで
>154さんは、どんなお仕事されてるんですか？回路設計者ですか、個人商店なんでしょうか？
すごいですね。Protel99SEは使えるんですが、DXPのほうがいいですか？
画面や設定は99SEより鮮麗されていますね。
まだ、日本語版でてないような？
158:名無しさん＠３周年
03/03/29 14:52
URLﾘﾝｸ(www.pink-angel.jp)
★みんなの情報局★
159:出会いNO1
03/03/29 15:07
出会えるサイトNO1
女性に大人気女性の方も訪問してね！！
URLﾘﾝｸ(asamade.net)
代理店募集中
URLﾘﾝｸ(asamade.net)
160:名無しさん＠３周年
03/03/29 15:42
URLﾘﾝｸ(homepage3.nifty.com) ,.-､
/.ｎ ｌ /⌒ヽ
| ｌ ｌ | ,' /7 ,'
, '' ｀ ｰ ' '-' /
/ ､_, ｀ヽ
ｌ , .-. ､｀´ l
ヽ ヽ￣ﾌ /
丶､￣＿_＿_,／
／ ,. - 、 ）
（( （ ｎ （[Ｎ],ハ_う
ゝ)ﾉ ￣ ヽ
/ ＿ l )）
〈__ﾉ´ ｀(_ﾉ
161:ピット
03/03/29 17:19
多様化するＰＣビジネスの中で、確実に急成長している堅実ビジネスです。
私自身、様々なネットビジネスを試してきましたが、
今回初めて自信を持ってご紹介できます。
資金は後にも先にもたったの1000円のみ！
参考までに他では、1万円～２万円が相場です。
ばらつきはありますが、平均日商8000円位になっています。
現在、土日を除く毎日が給料日です。毎日数時間、頑張って掲示板に
書き込むだけで、口座に毎日入金されるようになります。
同時に所持金を二倍にする方法、借金を多数つくり
合法的に堂々と踏み倒す方法、一度に複数のHな女の
個人情報を入手する方法、目当ての女の本音を知る方法
など２００以上の裏情報も入手できます。
興味のある方、ヒマな方は名前ランにあるピットをクリックして
件名に情報希望を入力し送信してください。
または、hiroaki_s_faith@hotmail.comに情報希望と入力し
送信してください。
この時点ではまったくお金はかかりません。
ぜひヒマつぶしのつもりでメールください。
今日いただいたメール １１ 通です。
162:154
03/04/02 01:09
>>157
お察しのとおり、数人で某メーカーをスピンアウトして
小さな会社をやってます。従って、こなす仕事の守備範囲が広くて
DXPは重宝しています。
私自身は元は回路設計をやってましたが、ここ数年は基板設計に
シフトした仕事が多くなってきています。
すでに９９SEをお使いでしたら、これも基板のパターン経路やGND層
までの距離、基板材の比誘電率考慮しての「真」のシグナルインテ
グリティが試せますので、バッファーとレシーバの単純なモデルから
色々と試してみればよろしいかと思います。
トポロジー（配線順序）の違いによる反射波の影響とか、ダンピング
抵抗の効果、終端の種類・定数による変化、クロストークの影響などなど
波形が目で見えて、やってみると面白いですよ。
163:名無しさん＠３周年
03/04/02 05:44
★賞金が当たる★彼女が出来る★未成年クリック禁止★
URLﾘﾝｸ(www.pink-angel.jp)
164:名無しさん＠３周年
03/04/02 06:05
>>162
ちと質問なのだが、プロテルって集中定数でしかSim
出来ないのではないか？
だとすると目安程度でしかないと思われ。
大きく結果が違わない事が問題にならない範囲でしか
使えないのではないかと思うのだがどうかな。
165:名無しさん＠３周年
03/04/02 13:52
必見！
URLﾘﾝｸ(zoetakami.fc2web.com)
166:名無しさん＠３周年
03/04/02 15:26
ICX3.0からIBISにSPICEファイルを読み込めるようになったのですが、
サンプル以外のSPICEファイルを探しています。その元になるような
SPICEファイルでもいいのですが・・・
167:名無しさん＠３周年
03/04/02 20:27
↓ ちょっとエッチなDVDが今ならなんと!一枚900円！ ↓↓
URLﾘﾝｸ(www.net-de-dvd.com)
↓↓ 特売品は、なんと一枚600円!! ↓↓
URLﾘﾝｸ(www.net-de-dvd.com)
↓↓ 数に限りあり!今だけ！早いもの勝ち！急げ ↓ ↓
URLﾘﾝｸ(www.net-de-dvd.com)
168:154
03/04/02 22:12
>>164
おっしゃる集中定数のSimとは、おそらくMixedSimの方だと思いますです。
分布定数でないとクロストークは見れないと思いますが、如何でしょうか？
で、気になってProtelのSIを調べてみたのですが、カタログやWebにも、
その辺の記述はありませんでしたが、解析帯域は１GHzまで、VIAもなんらかの
形で考慮されているようです。
解析アルゴリズムは独のINCASES社製とのことでした。
INCASES社は初耳なのでさらに調べてみますと、既に'00年にZ社に買収されて
います、Z社のHot-StageがINCASES社の解析アルゴリズムを搭載してると
Z社の資料にありました。
169:名無しさん＠３周年
03/04/02 22:49
URLﾘﾝｸ(kotubunet.hp.infoseek.co.jp)
170:名無しさん＠３周年
03/04/06 12:18
>168さん、プロテルでビルドアップ基板の設計をされた経験はないですか？
ルール設定と部品の配置、配線に初めてでちと、困っています。教えてください。
あと、IBISモデルの入手がまだまだ、困難な状況(TI,NS社などは充実)だと思うのですが
部品資料から作成されているんですか？
171:あぼーん
03/04/06 12:46
（ ´Д｀）/＜ 先生！！こんなのを見つけました。
URLﾘﾝｸ(muryou.gasuki.com)
URLﾘﾝｸ(muryou.gasuki.com)
URLﾘﾝｸ(muryou.gasuki.com)
URLﾘﾝｸ(muryou.gasuki.com)
URLﾘﾝｸ(muryou.gasuki.com)
URLﾘﾝｸ(muryou.gasuki.com)
URLﾘﾝｸ(muryou.gasuki.com)
URLﾘﾝｸ(muryou.gasuki.com)
URLﾘﾝｸ(muryou.gasuki.com)
URLﾘﾝｸ(muryou.gasuki.com)
172:あぼーん
03/04/06 12:46
∧＿∧
（ ・∀・）＜ こんなのみつけたっち♪
URLﾘﾝｸ(www.saitama.gasuki.com)
173:あぼーん
03/04/06 12:46
∩
∧＿∧ | | ／￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣
（ ´Д｀）／/ ＜ 先生！こんなのを発見シマスタ！
／ / ｜
/ /| / ＼ URLﾘﾝｸ(saitama.gasuki.com)
＿＿| | .| | ＼
＼ ￣￣￣￣￣￣￣＼ ＼＿＿＿＿＿＿＿＿＿＿＿＿＿
||＼ ＼
||＼||￣￣￣￣￣￣￣||￣
|| ||￣￣￣￣￣￣￣||
.|| ||
174:佐々木健介
03/04/06 12:46
＿＿＿＿_＿
／＿ |
/. ＼￣￣￣￣|
/ ／ ― ― |
| / - - |
||| (5 > |
| | | ┏━┓| ／￣￣￣￣￣￣￣￣￣￣
| | | | ┃─┃| ＜ こんなサイトを見つけた
|| | | | ＼ ┃ ┃/ ＼ 正直、スマンカッタ
| || | | ￣ ＼＿＿＿＿＿＿＿＿＿
URLﾘﾝｸ(saitama.gasuki.com)
175:名無しさん＠３周年
03/04/06 20:07
Ｓｉｍｕｌａｔｉｏｎはシュミレーションではなく、シミュレーションです。
Ｓｉｍｕｌａｔｅはシュミレートではなく、シミュレートです。
Ｓｉｍｕｌａｔｏｒはシュミレーターではなく、シミュレーターです。
Ｓｉｍｕをシュミと読むのはバカ日本人だけです。
いいですか？ ××× シュミ ××× 大間違い！ 違います！ こんな読みがまかり通るのは許せません！
シュミレーションとはなんですか？ 馬鹿ですか？ 何が趣味ですか？
口が回らなくて”シミュ”をうまく言えないのはまあ許してやります。
ですが、書くときまでシュミと糞間違いをするのは死刑モノです。
間違いを指摘してもらえる馬鹿は、まだましです。
五十過ぎたおやじが、「血眼」を「ちなまこ」と言っていて、誰も訂正しません。
血ナマコおやじというあだ名です。
しかも、説教でいつも興奮して言っています。
「いいか！ちなまこになって顧客を開拓しろ！」
みんな笑いを抑えるのに必死です。
シミュレーションを趣味レーションとか言っているやつも、鼻で笑われています。
馬鹿っぷりを露呈する前に、自ら正しましょう。
●シミュレーション（ [simulation] 模擬実験 (コンピューターなどを使い実際の現象に似たモデルをつくって実験・研究すること。＜原義は｢見せかけ｣＞）
●趣味レーション（日本人がシミュレーションのシミュをシュミ（趣味）と誤った発音をしてしまったことから生まれたでたらめ語）
中には「「趣味レーション」でも意味が伝わればいい」などと居直る害虫野郎がいます。
意味が伝わればいいなら
戸棚を「となだ」と言っていいのですか？ 雰囲気を「ふいんき」と言っていいのですか？ ボトルを「ボルト」と言っていいのですか？
どうでもいいのですか？気になるでしょう？変でしょう？
趣味レーションなんて白痴言葉はすぐにやめなさい！恥ずかしいから。
Simulationはシミュレーションです！
176:154
03/04/07 00:28
>>170
ビルドアップ基板できますよ。 層構成（２－４－２とか）判れば
もう少し的確な返答もできるのですが・・・・
スタッ カード・ビアは難しいです、スタックド・ビアは難なくOK
IBISモデルが入手できない時は、標準で付属してるピンモデルの中から
似ている特性のモデルを選んで代用しています。
177:あぼーん
03/04/07 00:34
∩
∧＿∧ | | ／￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣
（ ´Д｀）／/ ＜ 先生！こんなのを発見シマスタ！
／ / ｜
/ /| / ＼ URLﾘﾝｸ(saitama.gasuki.com)
＿＿| | .| | ＼
＼ ￣￣￣￣￣￣￣＼ ＼＿＿＿＿＿＿＿＿＿＿＿＿＿
||＼ ＼
||＼||￣￣￣￣￣￣￣||￣
|| ||￣￣￣￣￣￣￣||
.|| ||
178:金正日
03/04/07 00:38
,ｒｎ
r｢l l h. ／￣￣￣￣￣￣￣￣￣￣
| ､. !j |
ゝ .f ＿ |
| | ,r'⌒ ⌒ヽ､. │ URLﾘﾝｸ(www.saitama.gasuki.com)
,｣ L_ f ,,r'￣￣ヾ. ヽ. │ こんなのあったニダ
ヾー‐' | ゞ‐=H:=‐fｰ)r､） |
| じ､ ﾞiー'･･ー' i.ﾄｿ |
＼ ＼. l ; r==i; ,; |' .人＿
＼ ﾉﾘ^ー-＞==__,..-‐ﾍ＿＿＿
＼ ノ ﾊヽ |_/oヽ__／ /＼
＼ / / / |.
y' /o O ,l |
179:佐々木健介
03/04/07 00:53
＿＿＿＿_＿
／＿ |
/. ＼￣￣￣￣|
/ ／ ― ― |
| / - - |
||| (5 > |
| | | ┏━┓| ／￣￣￣￣￣￣￣￣￣￣
| | | | ┃─┃| ＜ こんなサイトを見つけた
|| | | | ＼ ┃ ┃/ ＼ 正直、スマンカッタ
| || | | ￣ ＼＿＿＿＿＿＿＿＿＿
URLﾘﾝｸ(saitama.gasuki.com)
180:あぼーん
03/04/07 01:06
,.´ / Vヽヽ
! i iﾉﾉﾘ）) 〉
i l l.´ヮ｀ﾉﾘ ＜先生！こんなのがありました！
l く/_只ヽ
|￣￣￣￣￣|
URLﾘﾝｸ(saitama.gasuki.com)
181:あぼーん
03/04/07 01:55
______________
／:＼.＿＿＿_＼
|:￣＼(∩´∀｀) ＼ ＜先生！こんなのがありました！
|:在 |:￣￣ U￣:|
URLﾘﾝｸ(www.saitama.gasuki.com)
182:あぼーん
03/04/07 02:09
（ ´Д｀）/＜ 先生！！こんなのを見つけました。
URLﾘﾝｸ(muryou.gasuki.com)
URLﾘﾝｸ(muryou.gasuki.com)
URLﾘﾝｸ(muryou.gasuki.com)
URLﾘﾝｸ(muryou.gasuki.com)
URLﾘﾝｸ(muryou.gasuki.com)
URLﾘﾝｸ(muryou.gasuki.com)
URLﾘﾝｸ(muryou.gasuki.com)
URLﾘﾝｸ(muryou.gasuki.com)
URLﾘﾝｸ(muryou.gasuki.com)
URLﾘﾝｸ(muryou.gasuki.com)
183:名無しさん＠３周年
03/04/07 08:11
無料登録で、もれなく商品券！！
URLﾘﾝｸ(camellia16.fc2web.com)
184:bloom
03/04/07 09:03
URLﾘﾝｸ(www.agemasukudasai.com)
185:aa
03/04/07 11:52
URLﾘﾝｸ(www5b.biglobe.ne.jp)
URLﾘﾝｸ(my.vector.co.jp)