03/11/29 01:07 Ar+Snd/o
皆様のお知恵を拝借できればありがたいのですが、1～400MHzのクロックがあり、
それに対して半分の速度で動く回路(FPGA)からデータを倍のバス幅で送り出された
信号を、分周前のクロックで動く回路にバス幅を半分にしてまとめた形で入力したいの
ですが、何か良い手立ては無いでしょうか？
32bit 16bit
0.5～200MHz 1～400MHz
＿＿＿＿ ＿＿＿＿ ＿＿＿＿＿_
｜Data ｜＝＝｜Rate ｜ ｜Data ｜
｜Source｜＝＝｜Convert|＝＝｜Distination｜
｜(FPGA)｜＝＝｜ ｜ ｜(DAC) ｜
＾＾┬＾＾~~ ~~~~~~~~~ ~~~~~┬~~~~~~~
| ＿＿＿＿ |
｜ | ｜ ｜
└－－－－| １／２ ｜－－－ー ┴← 1～400MHz Clock
0.5～200MHz | ｜
Clock ~~~~~~~~~~