08/02/10 01:11:41 JtvkJNtJ
?
351:名無しさん＠３周年
08/02/10 06:43:42 gGWIF8Vy
！
352:名無しさん＠３周年
08/02/14 11:07:57 d2WwpyNu
論理回路の問題ですが、
bits列で101を検出する回路を設計せよ
というものがわかりません。
どなたかわかる方お教え頂けませんでしょうか？
353:名無しさん＠３周年
08/02/14 12:36:37 MpuMB1+p
○。・。○。・。○。・。○。・。○。・。○。・。○。・。○。・。○
このレスをみたあなたは・・・３日から７日に
ラッキーなことが起きるでしょう。片思いの人と両思いになったり
成績や順位が上ったりetc...でもこのレスをコピペして別々のスレに
５個貼り付けてください。貼り付けなかったら今あなたが１番起きて
ほしくないことが起きてしまうでしょう。
コピペするかしないかはあなた次第...
○。・。○。・。○。・。○。・。○。・。○。・。○。・。○。・。○
354:名無しさん＠３周年
08/04/25 02:27:29 kKsNmTH0
同期式カウンタのメリットなんでしょうか？
355:名無しさん＠３周年
08/04/26 22:44:10 UOGRLpOX
XOR回路の論理式……￢a×b+a×￢b=1をドモルガンの法則を使いNANDの論理式にするのですが
NANDの論理式とドモルガンの法則がちんぷんかんぷんです。どなたかご教授願えませんでしょうか
356:名無しさん＠３周年
08/04/27 09:48:18 hHe6hfwm
>>354
サルでも出来る
357:名無しさん＠３周年
08/06/30 00:52:59 IfH3DA6n
NOR回路だけを用いて全加算器を構成せよ。
という問題なのですが、分かる方いたらお願いします。
358:名無しさん＠３周年
08/07/25 19:01:56 pCwdRMfj
３進カウンターについてなんですがx=1,x=0でそれぞれ１、０を入力することを
意味して、状態をSiとしてDフリップフロップQ1,Q2を用いて状態を表すとき
状態・Q1Q2
S0・00
S1・01
S2・10
としたときQ2’＝Q1~(x@Q2)が答えなんですが（~が否定。＠がXOR）、
カルノー図を用いるとQ2'=x~Q2+xQ1~Q2~となってしまうのですが、これだと
不正解らしいです。なぜこれはダメなのかわかりますか？
359:名無しさん＠３周年
08/10/23 21:13:22 lJFbPojo
課題なのですが、問題の意味が理解できません。
真理値表の求め方だけでも教えてください。
3ビット ABC の２の補数 XYZ を求める論理回路を、真理値表から論理式を書く方法で求めなさい。但し論理式を書く段階で規則性より式を単純化してもよい。
360:名無しさん＠３周年
08/10/23 22:33:58 MFBa38Sz
２の補数って分かる？
361:名無しさん＠３周年
08/10/24 02:54:04 fw34RPCv
今回の場合、1111から000～111までを引いた値が2の補数ですよね？
362:名無しさん＠３周年
08/10/24 06:10:43 YaYynErQ
ggrks
363:名無しさん＠３周年
08/11/01 18:23:56 wPGdtQhd
最近、大学で回路について習い始めた初心者です。
組み合わせ回路を設計する課題がでて、自分で書いてみたのですが、
よくわからない部分があったので教えてくださいm(_ _)m
「論理圧縮をしてゲートの数をなるべく少なくすること」という指示がでています。
①論理圧縮をする前と、した後の回路を両方書いてみました。
すると、なぜか圧縮後のほうがゲートの数が多くなってしまいました(汗)
理由を考えてみたのですが、圧縮前は８入力のANDゲートなどを使っているのに対して
圧縮後は多くても３入力でした。
もしかすると、３入力以上のANDゲートは２入力のANDゲートをつなげたものとみなされるのでしょうか？
そうだとすれば、すべて２入力で書いた方がいいのでしょうか？
②ゲートの接続部分に小さい丸を書いて負論理にすることと、
NOTゲートを接続すること とは何が違うのでしょうか？
同じであるとすれば、NOTゲートは何のために存在するのでしょう？
ゲートを減らすという観点からすると、NOTゲートは使わずに、
小さい丸を使って接続するほうがいいのですか？
以上二つです。
なにか根本的に勘違いしているかもしれませんが、
優しく教えてくださるとうれしいです。
よろしくお願いしますm(_ _)m
364:名無しさん＠３周年
08/11/01 20:58:28 bTDrdyYN
ゲート数は２入力NAND換算で算出する
365:名無しさん＠３周年
08/11/01 21:27:19 RDch6l6f
せんせ～い
論理回路とデジタル回路の違いってなんですか～？
366:名無しさん＠３周年
08/11/02 01:28:52 J24yWtZl
1bitΔ-Σ変調器によるAD変換で、何故アナログ信号をパルス出力の疎密に変換出来るのか分かりません
発信タイミングは量子化器のクロックに支配されるのではないのですか？
何故発信タイミングが一定では無くなってしまうのですか？
367:（・◎・）ｖ
08/11/09 05:49:36 wTssMgkA
あなたの知らない世界
ｽﾚﾘﾝｸ(haken板:851番)
ｽﾚﾘﾝｸ(manage板:427番)
ｽﾚﾘﾝｸ(saku板:171番)
ｽﾚﾘﾝｸ(industry板:28番)
ｽﾚﾘﾝｸ(saku板:353番)
ｽﾚﾘﾝｸ(kikai板:149番)
ｽﾚﾘﾝｸ(saku板:42番)
（・◎・）ｖ 早く見ないと隠蔽するよ(=ﾟωﾟ)ﾉ ぃょぅ。
368:名無しさん＠３周年
08/11/10 11:53:25 gkTj+Re6
早く金子氏ね
369:名無しさん＠３周年
08/11/25 12:15:55 5ZeXX0CW
大学の課題でNANDInvだけでシフトレジスタ的なのをを実現しなさいという問題が出たんだけどそんなことできんの？小一時間悩んだがわからん
370:名無しさん＠３周年
09/01/11 08:12:35 835rL0uF
大学の課題
４ビットバレルシフタの論理回路図を書け
１時間かけてネット上を探しても見つかりませんでした
８ビットならあるんだけど・・・・
お願いします
371:名無しさん＠３周年
09/01/11 08:12:59 835rL0uF
あげ
372:名無しさん＠３周年
09/01/11 17:14:24 eYcWBJbQ
8bitの回路を半分にすれば4bitになるじゃないか
バレルシフタは単なるマルチプレクサですよ
373:名無しさん＠３周年
09/01/19 04:07:21 AC8nDTUP
４ビットバレルシフタは４入力マルチプレクサを４つ使用すればできますか？
374:名無しさん＠３周年
09/01/19 04:32:23 AC8nDTUP
URLﾘﾝｸ(www.cs.nyu.edu)
これって４ビットバレルシフタですよね？
そもそも、バレルシフタを組む際は、真理値表→カルノー図→論理関数の手順を踏まないとできない？
もう何やっていいか分からない状況です
375:名無しさん＠３周年
09/01/19 10:35:07 5tgtB9cF
シフトするところまでできたけど
左シフトor右シフトの制御ができません
問題文だとR=１のときに右シフトとなっていますが・・・・・
Dフリップフロップを使うのが正解なのでしょうか？
376:名無しさん＠３周年
09/01/19 11:41:31 5tgtB9cF
Dフリップフロップ使わずにできました。
あとは算術シフトと論理シフトが切り替えるようにすればいいだけなんですが。
論理シフト回路ができあがってしまったので
算術シフト回路を加える（？）べきですよね・・・・
どうやるんだ・・・
377:名無しさん＠３周年
09/01/19 16:47:13 5tgtB9cF
なんかちょっと勘違いしてました
バレルシフタの回路図を書くのが課題内容ではなくて、
バレルシフタの最下位ビットQ0を得るための回路図を書けという課題でした。
演算シフタと論理シフタの違いは、最下位ビットを求める際には関係無いようです、どうも。
論理シフタの回路図は出来てるので、あとはこれを最下位ビットQ0を得るための回路図にすればいいんですね。
でもどうやるんだろ・・・
ちょっと考えますです。。。
378:名無しさん＠３周年
09/01/20 03:04:08 96q6HCmK
できた・・・！！！
379:名無しさん＠３周年
09/01/30 19:57:16 3N+gcLyI
omeko
380:名無しさん＠３周年
09/05/07 18:21:48 VwzUeJ44
ＸＯＲを用いずＡＮＤとＯＲだけで全加算回路を設計せよという問題があるのですが
ＡＮＤとＯＲを使ったとしても、最低１以上はＮＯＴが無いと作れませんよね？
ＡＮＤとＯＲだけで作るのは無理だと思うのですが
わかる方いますか？
381:名無しさん＠３周年
09/06/30 16:35:43 haJqvSt+
教えてください
↓
RS-FFの状態遷移表を示せ。またD-FFを用いてRS-FFを実現せよ。
382:名無しさん＠３周年
09/09/23 12:03:30 wMxt9+4e
半減算器と全減算器をNORゲートのみを用いて実現せよ。
383:名無しさん＠３周年
09/09/23 12:18:41 hyD61Xtr
実現した。
384:名無しさん＠３周年
09/09/23 15:10:02 Luouk/Ui
全加算器の最小テストパターンを示して下さい。
385:名無しさん＠３周年
09/10/15 13:21:11 Eczr8N9M
５進カウンタについてなんですが、01234と順番に出力されて5になったところでリセットされ、それらが1つの出力となり繰り返されるのは分かったのですが、動作原理を説明せよ、と聞かれた場合どのように説明すればいいのでしょうか。
386:名無しさん＠３周年
09/10/15 13:24:00 Eczr8N9M
あげときます
387:名無しさん＠３周年
09/10/15 16:45:13 29hcz3VE
>>385
不安定なカウント動作をします。
388:名無しさん＠３周年
09/11/17 01:51:41 tUHVH5Dv
２桁の２進数a1a2が与えられたとき、a1a2の値（０または１）を反転させる
回路をゲート図を用いて構成しなさい。
この問題がどうしてもわかりませんのでどなたか
ご教授お願いします。m(__)m
389:名無しさん＠３周年
09/11/30 11:13:18 oVHqKPSi
a1 -|>・- a1'
a2 -|>・- a2'
390:名無しさん＠３周年
10/05/25 01:31:14 dRVJR1ye
▼問題
URLﾘﾝｸ(image35.bannch.com)
答えてくれるととてもうれしいです。
でも，こんなたくさん回答してくれる方はいないと思うで，
後ほど分からなかったものをPick Upするので，
それをお願いします!!
391:名無しさん＠３周年
10/05/27 08:19:02 +ZEd81kM
>>390
(1)を教えて下さい。
分かる範囲でいいので。
392:名無しさん＠３周年
10/05/27 10:07:23 Z5ixNDsE
(1)って、□に6の(1)でいいのかな？
真理値表を書く
↓
カルノー図等で論理圧縮
↓
回路図にする
XORは使っていいのかな、ダメなのかな
まず真理値表書いてごらん
393:名無しさん＠３周年
10/05/27 17:17:52 +ZEd81kM
>>392
あの，□の1です。
(a)～(d)の式変形ってできますか??
あと，カルノー図を使うって…。
参考サイトとかありますか??