08/04/22 18:53:03 NoHDgYlt
DACの出力レジスタに、FIFOレジスタなり、ダブルバッファが
入っていれば、タイマで割込による駆動でも、バッファが空に
なる前に次のサンプリングデータが入っていれば問題ない
だろ？
>>502
> オーディオDACだと48kHzに対応する必要があるから、
> ステレオ16ビットの場合のCLKは 48kHz*16*2=1.536MHz になる。
1.536MHzは何のクロックで？ データ転送レートのつもり？
正誤はともかくステレオだから×2はいいとして、×16している
理由は？
48kHz(約20,8μ秒)間隔で、2バイト(16bitデータ)を2つ(ステレオ)
出力すればよいだけでは？
メモリ空間が狭いのは置いといて、チャンネル間で転送チェイン
できる16bit対応のDMACがあれば、CPUの処理はDMAC設定
だけで済むので8bit CPUでもいける気がする。