【Verilog】記述言語で論理設計 Project6【VHDL】

【Verilog】記述言語で論理設計 Project6【VHDL】at DENKI

【Verilog】記述言語で論理設計 Project6【VHDL】 - 暇つぶし2ch1: ◆MXILINXS4E
08/03/08 03:22:50 BzTCKM0A
HDLの処理系も、それを実際に動かすシミュレータ・評価基板も
安価で入手できるようになってきました。

このスレが目に入ったおまえ! HDLで何か作って遊んでみませんか。

日曜工作のHDL書き、学生さん、プロの方、カキコお待ちしております。
関連情報は >>2-10 あたり。

前スレ
【Verilog】記述言語で論理設計 Project5【VHDL】
ｽﾚﾘﾝｸ(denki板)

レスを読む