06/03/19 23:01:33
>>565
> しかし、2番地のメモリにアクセスしたときには前者は
> 2番目のワード、後者は最初のワードにアクセスする点
> が異なる。
はぁ？
32bitメモリとか書いてるから、プロセサも最低 32bit
幅だと思うが、２番地のアクセスだと前者 (=16bit メモ
リ) でも、(０番地アクセスとは違うメモリチップだけど)
最初のワードがアクセスされると思うけど。
32bit ⇒ 16bit のバスサイジングでもやってるのか？
06/03/19 23:01:33
>>565
> しかし、2番地のメモリにアクセスしたときには前者は
> 2番目のワード、後者は最初のワードにアクセスする点
> が異なる。
はぁ？
32bitメモリとか書いてるから、プロセサも最低 32bit
幅だと思うが、２番地のアクセスだと前者 (=16bit メモ
リ) でも、(０番地アクセスとは違うメモリチップだけど)
最初のワードがアクセスされると思うけど。
32bit ⇒ 16bit のバスサイジングでもやってるのか？