x86命令の所要クロック計測スレPart3

x86命令の所要クロック計測スレPart3at TECH

x86命令の所要クロック計測スレPart3 - 暇つぶし2ch■コピペモード
□スレを通常表示
□オプションモード
□このｽﾚｯﾄﾞのURL
■項目テキスト

200:デフォルトの名無しさん
 07/03/12 03:06:29 
早く貼れ

201:デフォルトの名無しさん
 07/03/12 03:07:19 
いや、やっぱり貼るな 
CELLネタは荒れる

202:・∀・）っ-○◎●
 07/03/12 03:08:55 
>>1が許可したら貼る。 
てかCellスレあるし

203:デフォルトの名無しさん
 07/03/12 14:43:18 
トリップ外すな、ハゲ。

204:デフォルトの名無しさん
 07/03/12 14:55:40 
○◎●であぼーんは基本だろ？

205:デフォルトの名無しさん
 07/03/12 19:38:51 
http://homepage1.nifty.com/herumi/diary/0703.html#6

206:デフォルトの名無しさん
 07/03/12 20:50:00 
いつもの 
http://journal.mycom.co.jp/column/sopinion/197/ 
 
と、65nmAthlonのL2キャッシュレイテンシについての考察 
http://journal.mycom.co.jp/special/2007/x2-65nm/

207:1 ◆.MeromIYCE 
 07/03/13 12:23:41 
>>181 
実際狂ったように測定していなくてゴメン。 
 
>>190 
アセンブラレベルでは、sub esp, ローカル変数のサイズ分 は ただの引き算だから、 
1clkで終わってしまう簡単な処理だ。 
でも、マルチタスクOSで動かす以上、Windows側のメモリ管理で時間がかかるとか？ 
今時間ないので後で実測したい。 
 
>>202 
256KBのLSのレイテンシとピーク帯域、FP_SIMDのレイテンシ・スループットを希望。 
x86じゃないけど、自分で実測したデータなら誰も文句言わんでしょ。 
 
>>206 
レイテンシ測定はここ。 
http://journal.mycom.co.jp/special/2007/x2-65nm/013.html 
 
何で生データを載せてくれないだ。くそっ。意味わからんグラフばっか載せやがって・・・。 
キャッシュラインサイズの64byte以下のstrideで速くなるのは当然として、 
それ以上のstrideで変化しているのは単にCPUの機嫌が悪かっただけと予想。 
内部構造が変わったかどうかはわからないが、レイテンシが増えたのは確実だ。

次ページ