07/04/01 01:12:36
verilogのパーサがほしくて
cygwin + antlrをインストールした後
URLﾘﾝｸ(www.eecs.berkeley.edu)
からダウンロードしてみました。 flex とbisonは入れていません。
makeしてexeファイルが作れて、adder.vという例題ファイルをexeに食わしてみたのですが、
Parsing Verilog file...
... successful!
というメッセージが出たのですが、ファイルが生成されません。どこかにできているものでしょうか？
ご存知の方いたら教えてください。