03/04/09 09:05
>>79
VHDL、Verilog論争は書きやすさ、Simの面からVerilogの方が
良いだろうね。
ただ、漏れはVHDLが好き。 ま無意味な論争だけどね。（ｗ
03/04/09 09:05
>>79
VHDL、Verilog論争は書きやすさ、Simの面からVerilogの方が
良いだろうね。
ただ、漏れはVHDLが好き。 ま無意味な論争だけどね。（ｗ
03/04/09 09:05
>>79
VHDL、Verilog論争は書きやすさ、Simの面からVerilogの方が
良いだろうね。
ただ、漏れはVHDLが好き。 ま無意味な論争だけどね。（ｗ