09/10/08 22:54:55
エルピーダメモリは8日、40nmプロセス技術による2GビットDDR3 SDRAMの開発完了を発表した。高速、低消費電力を世界最小の
チップサイズで実現するという。2009年11月にサンプル出荷を開始し、2009年内の量産開始を予定している。
製造プロセスの微細化により、ウェハあたりのチップ取得数を従来の50nmプロセスを採用したDDR3 SDRAM比で44%増加させること
に成功。歩留まりも、1.6Gbps品で100%を達成しており、さらなる高速品のサポートも行っていく見込み。また、消費電流は50nm品比
で約2/3に低減、DDR3標準の1.5V動作のほか、1.2/1.35Vでの動作もサポートすることで、消費電力を従来品比最大45%削減する
ことが可能だ。
なお同社では、同プロセスに伴う新規設備投資はほぼ必要なく、既存の50nmプロセスの設備を流用可能としており、コスト競争力を
維持できるとしている。今後は、市況の動きを見ながらだが、40nmプロセスのライン構成比を最大50%程度まで引き上げる可能性が
あるとのこと。
URLﾘﾝｸ(journal.mycom.co.jp)