10/01/26 21:39:51 bF9XPRSO
PPC A2 が ISSCC で発表される "Wire-Speed Power Processor" だとすると、
アブストラクトには、こうあります。
URLﾘﾝｸ(submissions.miracd.com)
--------------------
A 64-thread simultaneous multi-threaded processor uses architecture
and implementation techniques to achieve high throughput at low power.
Included are static VDD scaling, multi-voltage design,
clock gating, multiple VT devices, dynamic thermal control,
eDRAM and low-voltage circuit design. Power is reduced by >50% in a
428mm2 chip. Worst-case power is 65W at 2.0GHz, 0.85V.
--------------------
PPUより大規模そうな仕様にしては、16-core のチップ全体で 65W@2GHzは
現実的な数字に見えます。
それでも 4 Flops/Cycle 程度の APU を搭載したとして、2GHz でおよそ 2GFlops/W。
チップ単体でこれでは、システム全体で3GFlops/W を狙うと言われる Sequoia 用の
プロセッサでは無さそうに見えますが、さて。