09/11/13 17:29:11 MvpZEtlb
URLﾘﾝｸ(pc.watch.impress.co.jp)
>ホットスポットであるデコーダが、CPUの動作周波数の事実上の制約となる
各integer coreが2つの整数演算実行ユニットを持ってたとしてもデコーダは4命令同時発行で、かなり複雑
これからクロックを追求したPower6的プロセッサでないことが分かる
スレッド並列だけを求めるなら、それこそBobcatを並べたほうがシンプルなコアでクロックを高くできて、
(内部バスとかメモリ帯域とかの問題を解決できるなら)チップ単位でのパフォーマンスが高くなる
消去法的にIPCを高めてあると考えられるけど、
URLﾘﾝｸ(pc.watch.impress.co.jp)
>Intelも、おかしなプリフィックスがない“ノーマル命令(Normal Instruction)”を、3から4命令ずつデコードすることを前提としているはずだ
>それ(ノーマル命令)以外のケースに(3～4命令の同時デコードを)拡張しようとすると、デコーダが極端に複雑になってしまうだろう
各integer coreが3つ以上の整数演算実行ユニットを持ってたら、デコーダが6以上同時に命令発行できなきゃいけない
これは非現実的
とすると>>531の「書かれていない他の要素」に
①シングルスレッドをハードで動的に2スレッドに振り分ける機能
②2つのinteger coreを１つのリソースとして扱う機能
のどちらかがある、と考えられる。どっかに論理の飛躍あるかな？