CPUアーキテクチャについて語れ 15at JISAKU
CPUアーキテクチャについて語れ 15 - 暇つぶし2ch865:,;´_ノ`,,)っ~θ”ウリウリ …,・´Д`・,,)っ-○○○
09/08/05 00:52:35 clcigGsD
>>864
オレに喧嘩売ってるのか、オイ?

866:,,・´∀`・,,)っ-○○○
09/08/05 00:59:18 47jm1ftg
>>865
俺にケンカ売ってるのかおいィ


867:,;´_ノ`,,)っ~θ”ウリウリ …,・´Д`・,,)っ-○○○
09/08/05 01:01:41 clcigGsD
お前に用はない。見かけたらロータぶち込むぞ。粘着ハゲが

868:Socket774
09/08/11 20:03:31 /KEUOJb7
みんな~、どこいったのー

869:Socket774
09/08/11 21:52:32 W9O3xvRO
>>868
ここだよ
スレリンク(dcamera板)

870:,,・´∀`・,,)っ-○○○
09/08/21 20:24:41 3/Urk3WQ
URLリンク(pc.watch.impress.co.jp)

デコーダの熱密度の高くないRISC系プロセッサのCell B.E.ですら2世代分シュリンクして
ようやくダイサイズ半分とか、やっぱ性能向上鈍化したなぁ。

メモリインターフェイスが熱源になりがちなのかね?

871:Socket774
09/08/21 23:37:53 5/JEvOSK
なにそれ?

872:Socket774
09/08/22 00:02:27 5/JEvOSK
URLリンク(pc.watch.impress.co.jp)
> ●I/O部分が足を引っ張るチップシュリンク

↑このことを言いたかったのかな

873:Socket774
09/08/22 00:03:23 JymjGhM1
URLリンク(pc.watch.impress.co.jp)
> ●I/O部分が足を引っ張るチップシュリンク

I/O部分は一定の面積が必要だから小さくならないらしい

874:Socket774
09/08/22 00:04:04 SMaZ0R9W
かぶった すまん

875:872
09/08/22 00:16:09 rED+xtiQ
引用の仕方までかぶるとは…

は!これって運命なのかしら…

876:Socket774
09/08/22 01:33:41 xlzQ0WB3
なにそれ?

877:Socket774
09/08/25 00:05:35 KEpXR+jt
TSMC、28nmプロセスSRAMの製造に成功
URLリンク(pc.watch.impress.co.jp)

878:Socket774
09/08/26 04:30:59 rgwRMFun
POWER7どうなったん?今頃発表中?

879:Socket774
09/08/26 08:59:26 /pbE+S1O
IBM's POWER7 and Sun's Rainbow Falls, Unveiled
URLリンク(www.pcmag.com)

880:Socket774
09/08/26 11:16:09 nJBgQlgC
うむ
URLリンク(i31.tinypic.com)

881:Socket774
09/08/26 11:32:07 xm6Gnl7Z
次世代の10PFLOPSスパコンで世界一を狙う - 富士通
URLリンク(journal.mycom.co.jp)

882:Socket774
09/08/27 01:44:35 vzFXqhEa
今月発売された「ディジタル回路設計とコンピュータアーキテクチャ」翔泳社 が
なかなか面白い。マイクロアーキテクチャを取り上げるところが実践的だと
思ったら著者はPentiumIIの設計者の一人なのね。基本は学生向きの本なんだけど
IntelでのCPUの設計ポリシーみたいなのか垣間見える感じ。
Web上に授業用の教材とか演習問題の回答とか置いてあるのもgood


883:Socket774
09/08/27 19:03:54 Z+gIatOg
ようやく内蔵3次キャッシュに、eDRAMの様な大容量&チョイ遅のメモリが搭載
された製品が出てきた様です。

AMDのZ-RAMに期待してたのですが、こっちは胡散霧消してしまったし。

POWER7に集まる注目:
IBMとSunが次期RISCプロセッサを紹介
URLリンク(www.itmedia.co.jp)

 米調査会社Pund-IT Researchのアナリスト、チャールズ・キング氏によると、POWER7で採用された新しい
オンチップメモリ技術が特に興味深いという。「eDRAMと呼ばれるこの技術は、32Mバイトのオンチップ3次
キャッシュを備え、従来の外部3次キャッシュ技術と比べると、遅延と帯域幅の両面で大幅な改善を実現す
る」とキング氏は8月26日発表のリポートで述べている。eDRAMはSRAMほど高速ではないが、サイズは3分の1
で消費電力は5分の1となっている。

 「その結果、POWER6のコアよりも低い周波数で高いパフォーマンスを実現できる。これはIBMと同社の顧客
にとって朗報だ」とキング氏は記している。

884:Socket774
09/08/27 20:08:52 +F2f1BMQ
Z-RAMは完全空乏型SOI向けだからまだ無いだろ

つか、Nehalem-EXがリングバス(L3$3MB*8)だった件について
URLリンク(www.semiaccurate.com.)
このスレ的には一番面白いネタだろこれ

885:Socket774
09/08/28 00:02:58 iPHhoF+j
富士通マイクロエレ、LSI事業の再構築計画を発表
URLリンク(pc.watch.impress.co.jp)

886:Socket774
09/08/28 03:58:15 KUm0Hf9Y
次期POWERMacは一体いくらになるんだお

887:Socket774
09/08/28 09:39:22 vHzfuqdw
>>884
でっかいララビーみたいな

888:Socket774
09/08/28 10:44:58 8M1+BH80
カンガルー

889:Socket774
09/08/28 18:00:41 0ZpLetvv
ワラビーだなそれは

890:Socket774
09/08/28 18:05:49 Ngkpr0fA
ポテトチップ

891:Socket774
09/08/28 19:37:46 /BaI5LeW
それはカルビー

892:Socket774
09/08/28 19:57:31 jlOkcx3Z
白いクスリ~♪

893:Socket774
09/08/28 20:19:09 B5kV/eWZ
それはのりピー

894:Socket774
09/08/28 20:37:16 k9LqRm05
らりピー、じゃね?

895:Socket774
09/08/28 21:00:20 CE6S0uRb
Becktonのリングバスで思い出したんだが、2006年に噂だけ出てきた32コアのkeiferも3MB*8のリングバスだったよね
確か4コアで3MBのL3キャッシュとMCHを共有するクアッドコアプロセッサを8つリングで連ねた構成
PCクラスタを1つのシリコン片で実現するオンチップクラスターなんて言われてた
オンチップネットワークとかその辺の、Intelの論文は2006年のものが多いしプロトコルやトポロジに関しての影響は多大に受けてるだろうね
あと、Larrabeeで始めに検討されたサーバー型のインターコネクトってこれだろうなあ
SIMDを拡張するSandyBridgeではLarrabeeとこれの合いの子の様な仕様になるんだろうか
まあ微細化が早くてコアが増えるのも早いIntelはこっちの方も進んでるねっていうチラ裏レベルの感想でした

896:MACオタ
09/08/29 16:49:40 fbdFH1WF
Hot Chipsで発表されたNiagara 3 "Rainbow Falls"のプレゼンが公開されています。
URLリンク(www.c0t0d0s0.org)
見所は色々ありますが、16コアのクロスバー結合ともなるとチップ内バスを含む「アンコア」部の
面積/トランジスタ数削減が重要になっているようですね。

897:MACオタ@補足
09/08/29 17:14:24 fbdFH1WF
上の続きでRainbow Fallsのオンダイ暗号化機能アクセラレータの発表資料もありました。
URLリンク(www.c0t0d0s0.org)


898:名無しさん@そうだ選挙に行こう
09/08/30 16:01:15 ufGCa5Yj
スレ違いだったらごめんなさい

「コンピュータの構成と設計」第3版(日経BP) 下巻の第7章について質問です。
キャッシュ構成(サイズや方式)とミス率の関係について

p.460 図7.15 の 連想度とデータミス率の表(前pageより キャッシュサイズ 64KB)
p.495 図7.30 の 同様のグラフ(キャッシュサイズ8種)

のふたつ、図7.30の注意書きを読むと、データの収集方法は図7.15と同じ
らしいのに、図7.15の数値と 図7.30の 64KBのラインが 2倍近く差があるのは
どのように解釈すればいいの?


899:MACオタ
09/08/30 16:09:57 gczU0sII
TSVによる3D積層を採用したDRAMの製品発表がElpidaより。
URLリンク(www.elpida.com)
  -------------------
  DRAM積層による大容量化のみならず、ロジック+DRAMの超多ピン接続による高性能
  三次元積層チップも視野に入れています。
  -------------------
これに乗るプロセッサベンダは、どこが最初になるやら…

900:名無しさん@そうだ選挙に行こう
09/08/30 19:58:14 nppoFJ4e
エルピーダはIntelと仲良し

901:名無しさん@そうだ選挙に行こう
09/08/30 20:06:59 wNgJUP5K
どちらかと言うとVRAM向きっぽいから、GDDR5を渋ってるNかもな…

902:Socket774
09/08/30 20:20:58 3A4E7VuO
コストや信頼性に関する記述は一切無しか
製造するだけならどこだってできる

>>900
メモリベンダはIntelに取り入りたくて必死だし
Intelはそれがわかっていて各社を競わせているんだよなw

903:Socket774
09/08/30 23:45:14 c8Eq9y4E
>>899
ルネサスにきまっとる

904:Socket774
09/08/30 23:55:08 HZaRdj0Q
>>902
コストや信頼性の問題が解決できなきゃ
量産化できる体制なんて整えないでしょ
遊びじゃなくて金かけて作ってるんだから


905:Socket774
09/08/30 23:58:50 AzSJr/bu
>>899
これわ、つまり片面9チップ構成で64GBモジュールが作れるということか?

906:Socket774
09/08/31 01:11:11 5VvZ6MDy
>>902
3次元積層って、実装面積を増やせるという事であって
単純に考えればコスト削減効果はルール縮小に比べたら低い気がするからね。

まぁ、旧製品を2倍重ねて新製品化!!なんて芸も出来るよ!と考えるのならば
それはそれでアリか。

907:Socket774
09/08/31 01:21:49 EI4zk3b3
>>905
8GBじゃなくて8Gbitのチップなんで
その構成だと8GBかと

908:Socket774
09/09/02 12:16:04 6OMPHPzj
>>906
前世紀には二階建てメモリというのが在ってだな。

909:Socket774
09/09/02 13:50:20 DNpQxqu8
SIMMを1スロットに2枚つっこめるボードとかもあったな

910:Socket774
09/09/02 21:59:44 1m+JflQV
ほしゅあげ

911:Socket774
09/09/04 13:54:46 C679jRib
30ピンSIMM4枚で72ピンSIMMとか動いたのか?あれ

912:Socket774
09/09/04 18:22:18 FmiKLbNq
今使ってる4G-DDR2モジュールに載ってるメモリは確か2個入りのマルチダイ。

>>908
TSOP時代は結構あったね。
BGA時代だと
親亀子亀タイプというか上から被せて
見た目一体型的な奴も無い訳ではなく。

>>911
運次第。


最新レス表示
レスジャンプ
類似スレ一覧
スレッドの検索
話題のニュース
おまかせリスト
オプション
しおりを挟む
スレッドに書込
スレッドの一覧
暇つぶし2ch