CPUアーキテクチャについて語れ 15at JISAKU
CPUアーキテクチャについて語れ 15 - 暇つぶし2ch494:Socket774
09/05/10 21:18:57 N2KVi2jS
>>484
> ☆L1
> 32.3 GF per core → 32.3*6 ≒ 192GB/sec

192GB/sec ÷ 4GHz = 48bytes/clock

と484もMACオタも同じ数字を出しているので、↓のSoltisの資料の384bytes/cycleという数字はバイトとワードを間違えて計算したのでしょう。

> - L1 B/F ratio: 6 (384 bytes/cycle?)

MACオタの推測は
>>468
> 正直な話、L1とL3のB/Fは大きすぎて、計算は1DP = 8bytesであること忘れて計算しているような
> 気がします。正しくは、
>  L1: 384-bit幅 (256-bit load + 128-bit store)のバスで 48-bytes/cycle

ロードとストアを足して384bitと妙なことを言っていますが、

>>476
> >>468で推測したようにL1が2-load + 1-storeの384-bitバスだとすると、LSUが従来の2個
> から3個に増えているということになりますね。

LSUが三つといっているので、各LSUが128bit幅ということでしょう。


次ページ
続きを表示
1を表示
最新レス表示
レスジャンプ
類似スレ一覧
スレッドの検索
話題のニュース
おまかせリスト
オプション
しおりを挟む
スレッドに書込
スレッドの一覧
暇つぶし2ch