CPUアーキテクチャについて語れ 11at JISAKU
CPUアーキテクチャについて語れ 11 - 暇つぶし2ch912:Socket774
08/08/27 19:27:35 cRUNv9v+
>>910
教科書ってそういうものではないが

まあだいたいわかった
学歴差別はたとえ君ら相手でも心が痛むね(笑)

913:どうていだいまおう
08/08/27 19:28:36 a9hjBTeA
今日は仕事が暇なので、岩波の計算機のなんか本を読んでますた☆

みんな楽しそうだね

914:どうていだいまおう
08/08/27 19:32:55 a9hjBTeA
おれ、ららーのメモリアクセスの一貫性には興味ないのだけどー、。

>>団子どの
286は売れたよ
速かったからね
プロテクトモードじゃなくリアルモードで使われたけど

915:どうていだいまおう
08/08/27 19:36:19 a9hjBTeA
ただ確実に言えるんだけど

ららーはSIMD率を90%以上にしないと
CORE MAより遅い
互換性って意味あるのか?
実装をすっとばして、適当に考えても
意味ないのは明らかだよね

916:どうていだいまおう
08/08/27 19:46:39 a9hjBTeA
低学歴低収入ですが
1200%バイナリ互換でも
遅いのは無意味だと思います
ららーの既存コード実行速度って
PowerPCによる680X0エミュ程度でしょ
下手したら

資料は見てないし、教科書的知識もないけどさ
LNIを使わないと、セックスさせてくれない彼女以上に無意味

917:,,・´∀`・,,
08/08/27 19:52:06 tW63BWWg
タネンバウムのOS本は大学生協で昔買ったんだけどな。
講義で使ってる学科があったし。
ペタヘネは個人の趣味。はっきり言って古すぎ。

ちなみにCPUの講義を受け持った教授自身が、
目まぐるしく進化するマイクロアーキテクチャの実装は
古くさい教科書だけの基礎知識では説明しきれないと言って、
講義はスライドとプリントがベースだったな。
教科書なんて殆ど講義では使わないし。


結局、薄い高い本の本質は教授の印税のために買わされるものでしかなかったよ。
読んでても退屈だしさわりしかやらなくて大ざっぱすぎる。

もっぱら学会誌なんかのほうが興味を惹いた。

918:Socket774
08/08/27 19:53:22 dCsT6nyt
> ID:qWNCgzHN
これは痛いwww

919:Socket774
08/08/27 19:57:06 cRUNv9v+
>>918
お前でも食えるエサがもらえてよかったな

920:どうていだいまおう
08/08/27 19:57:44 a9hjBTeA
RISCって教科書的な一般理論に基づいた考察から生まれたんでしょ
当時のナウでスイーツなアーキはVAXで
命令の直交性が速度に結び付くという迷信が
ふつうだった

921:Socket774
08/08/27 20:00:13 zPUHEKP2
>>887
> レイアウトはよくわからんが、YMMフィールドの後ろに各レジスタの
> ZMM(仮)の511-255その他が収まる計画だとか。

ソース希望

922:,,・´∀`・,,
08/08/27 20:03:16 tW63BWWg
>>917
80:20ルールって知ってる?
16並列化出来なかったりしても効果薄いところまではララ専用命令に書き換えたくはないな。

むしろ新命令セットによる性能向上よりもコア数で稼ぐことに重みがおかれてるからね。
コア数に物言わせればSIMD使わなくてもCore2以上はいけるんでね?

HPCは問題ないだろうが、一般コンピューティングの世界ー並列化戦略のほうが課題だと思う。

つか君の彼女に意味あったら「どうていだいまおう」じゃないだろ

923:Socket774
08/08/27 20:04:28 dCsT6nyt
> ID:cRUNv9v+
これは痛いwww

924:どうていだいまおう
08/08/27 20:04:56 a9hjBTeA
メモリアクセスの一貫性とか
命令がアトミックかどうかとか
スレッドの同期がどうとか
給料日前にデリヘルを呼ぶかどうかとか
よりはるかに些細な問題でどうでもいい

けれど速度については重要だ

おれはSSEは申し訳程度の互換性で
速度でない
LNIではメモリアクセスの一貫性を保障しない
って実装になる気がする

925:Socket774
08/08/27 20:07:40 cRUNv9v+
>>924
ピンサロでガマンしろ

926:どうていだいまおう
08/08/27 20:09:34 a9hjBTeA
>>団子どの
コア数だと10コアは弱いと思う

痛いカキコばっかでごめんなさい
酔ってるから寝ます

927:,,・´∀`・,,
08/08/27 20:10:54 tW63BWWg
>>921
そのうちIntelから命令セットの仕様正式公開されるだろうからそれまで待ってね。
ずっと先の拡張まで使えるフレキシブルな特権命令ってのはどっかの発表資料にあった。

928:,,・´∀`・,,
08/08/27 20:21:24 tW63BWWg
>どうていだいまおう
最小は16だよ。45nmでは32。
32nmでは48出るとか。

16コア版だとレガシィSSEでピーク128GFLOPS程度しか出ない計算になるが、これはそれほど悪い数字ではない。
どのみちピーク性能なんてハッタリだし一番効果の大きい部分だけに絞って既存コードを新命令に置き換える方針で十分。

929:Socket774
08/08/27 20:29:08 zPUHEKP2
>>927
つまり、XSAVE/XRSTRでVPU用のレジスタを退避・復帰できるという
ソースは出せないということか

930:,,・´∀`・,,
08/08/27 20:34:03 tW63BWWg
それは俺が保証してやる。

931:,,・´∀`・,,
08/08/27 20:36:57 tW63BWWg
つかVS2008SP1で新たに追加されたアセンブラニーモニックって
おもっきしネタバレ臭い気が

932:Socket774
08/08/27 21:06:28 4COub+YV
パタヘネをペタヘネって言う人は初めて見た


最新レス表示
レスジャンプ
類似スレ一覧
スレッドの検索
話題のニュース
おまかせリスト
オプション
しおりを挟む
スレッドに書込
スレッドの一覧
暇つぶし2ch