08/03/11 16:58:01 Zash/Icg
>>209
のような例を持ち出すところをみると、
もしかしてMACオタわ、POWER5のGlobal Completion TableわROB相当品だと認めたすか？
認めたのなら、↓を撤回して謝罪して欲しいすね(笑)
あるいわ、あくまでGCTわROBでわないと主張するすか？
前スレ
877 名前： MACオタ＞875 さん [sage] 投稿日： 2008/02/01(金) 01:07:39 ID:JA4OoS/6
>>875
語るに落ちると言うか何と言うべきか。。。
-------------------
二番目のPOWER5は、Global completion tableというのがROBそのものだよ。
IBMの好きな独自用語だね。
-------------------
URLﾘﾝｸ(www.research.ibm.com)
===================
An entry is de-allocated from the GCT when the group is committed.
===================
"commit"がどの段階か理解できないのが心配になってきたので、この図もつけておくす(笑)
URLﾘﾝｸ(www.research.ibm.com)
242:MACオタ
08/03/11 17:04:29 Zash/Icg
>>241
これも即答できる筈すね。
自らの投稿の意図についてyes/noの質問をされて即答できないようでわ、
やはりMACオタわ何も理解せずに書きちらしていたことの証左になるす。
243:MACオタ
08/03/11 17:37:03 Zash/Icg
前スレ885
> 更に命令の流れの上で「ROB -> RS」となっているすから、ROBが長レイテンシの命令で詰まれば、
> RSに命令供給することすらできないす。
> この辺の事情と対策わ、先のPOWER5論文の"Dynamic Resource Balancing"の節でも述べられているす。
命令の流れが「ROB->RS」となっているのを、先のPOWER5論文に即して解説してください(笑)
URLﾘﾝｸ(www.research.ibm.com)
この図もつけておくすので、参考にしてください(笑)
URLﾘﾝｸ(www.research.ibm.com)
244:MACオタ
08/03/11 17:44:04 Zash/Icg
わたしにわ、"Group formation, instruction decode, dispatch"からGlobal completion table(=ROB)に流れていて、
GCTとShared issue queues(=RS)の間にわ、何の流れも見えないすね。
GCTとShared register mappers間にも、何の流れも見えないす。
「ROB->RS」の命令の流れわ、どこから来たんすかね。
やはりMACオタの脳内フローすか。
245:MACオタ
08/03/11 17:51:47 Zash/Icg
それとももしかしてMACオタわ、
IBMが、あえて「Global completion table」と書いたのわ、ROBもRSも含めた命令管理のためのキュー／ バッファをまとめて述べたからす。
とでも主張するすかね(笑)
246:MACオタ
08/03/11 19:34:46 Zash/Icg
MACオタわ、少なくとも2000年からCPU関係のスレに常駐していたわけすが、
8年たってもこの程度というかまるっきり何も理解していないことにわ、恐怖すら覚えるす。
当時の小学生ももう大学生になる頃すが、間違った知識を植えつけられたまま育っていないことを心から祈るす。
247:MACオタ
08/03/11 21:41:52 Zash/Icg
>>21は朝
>>25は昼
>>11は夕方
>>121は夜
>>18は深夜
>>49は未明
と、ざっと見ただけでも、丸一日このスレに張り付いている様子が伺えるす。
夜の書き込みが少なめなのわ、ググるのに忙殺されているからすかね。
とりあえず、即答できる簡単な質問を二つ出しといたので、早く答えて欲しいす。
答えられなくてバックレているなんてことはないと思うすが。
248:どうていだいまおう
08/03/11 21:43:03 6LaD4XAx
昔とくらべるとMacヲタもくわしくなったよ
249:どうていだいまおう
08/03/11 21:55:11 6LaD4XAx
生まれて初めて買った月刊アスキーのPentium特集は
すごくわかりやすいOoOの説明をやってた
250:MACオタ
08/03/12 00:26:38 SEi8tyfB
>>247
バックレないように念を押しとくす。
MACオタが即答できるはずの簡単な二つの質問わ以下の通りす。
・ROBはx86用語か否か？
・POWER5のGCTはROB相当か否か？
CPUアーキテクチャについてそれなりに理解している人間なら、正解を即答できるす。
わたしが上のほうで正解を書いたので、それを拾ってきてくれてもかまわないす。
251:MACオタ
08/03/12 00:30:12 SEi8tyfB
>>250
現時点では、MACオタわ、「ROBわx86用語なんすけど」と主張しているす。
前スレ
869 名前： MACオタ＞868 さん [sage] 投稿日： 2008/01/31(木) 23:47:00 ID:0C6GGRXK
>>868
---------------
リオーダバッファは何のためにあると思ってるんだよ。
---------------
ROBわx86用語なんすけど。。。
OoOを実装したRISCのブロック図でも見て用語を確認することをお勧めするす。
252:MACオタ
08/03/12 00:34:25 SEi8tyfB
>>250
現時点でわ、MACオタわ、「POWER5のGCTはROB相当である」という意見を否定してるす。
前スレ
877 名前： MACオタ＞875 さん [sage] 投稿日： 2008/02/01(金) 01:07:39 ID:JA4OoS/6
>>875
語るに落ちると言うか何と言うべきか。。。
-------------------
二番目のPOWER5は、Global completion tableというのがROBそのものだよ。
IBMの好きな独自用語だね。
-------------------
URLﾘﾝｸ(www.research.ibm.com)
===================
An entry is de-allocated from the GCT when the group is committed.
===================
"commit"がどの段階か理解できないのが心配になってきたので、この図もつけておくす(笑)
URLﾘﾝｸ(www.research.ibm.com)
253:MACオタ
08/03/12 00:39:57 SEi8tyfB
>>250
かようにMACオタわ、一度わ以下の二つの質問の答えを述べているのだから、(>>251と>>252)
今さらググったりしなくても、すぐに同じ答えをもう一度書けばすむす。
> ・ROBはx86用語か否か？
> ・POWER5のGCTはROB相当か否か？
254:MACオタ
08/03/12 01:00:13 SEi8tyfB
MACオタわ自分の主張をもう一度繰替えせばすむだけのことす。
それすらできないのわ、自分を無知や無理解をつきつけられて身動きがとれなくなったからすかね？
255:MACオタ
08/03/12 01:02:06 SEi8tyfB
答えられないのわ、イエスノーで質問されたので、必死でググって探しだしてきた記事で話をそらすことすらできないからすね？
256:MACオタ
08/03/12 01:06:50 SEi8tyfB
「ROBわx86用語なんすけど」「GCTがROBとわ語るに落ると言うか何と言うべきか」
と言えないのわ、言ってしまえば恥の上塗りになることがわかっているからすか？
「ROBわx86用語でわないす」「GCTわROB相当す」
と言えないのわ、自分の誤りを認めることになるからすか？
ググった記事で質問をそらせないのわ、イエスノーで尋ねられたからすか？
257:MACオタ
08/03/12 01:11:57 SEi8tyfB
イエスと答えても、ノーと答えても、質問をそらしても恥をかく、
それ以外に、MACオタさん、あなたが黙っている理由わあるんすか？
258:Socket774
08/03/12 01:13:19 ONkczARM
連レスせずに一つにまとめろ。長すぎるなら分けてもいいけど無意味に分けるな。
259:Socket774
08/03/12 01:14:39 fKgIJCVM
必死でググってるから
ちょっと待ってあげて下さい
260:MACオタ
08/03/12 01:28:19 SEi8tyfB
わたしの質問わ、答えるまでもないくだらない質問でわないすよ。
「ROBはx86用語か？」というのわ、決してトリビアでわないす。
間違って覚えると、「レジスタはx86用語である」「キャッシュはx86用語である」と言ったときと同じような恥をかくす。
POWER5のGCTわ、ブロック図にも載っていてそれなりの量の解説もついている重要なユニットす。
POWER5のアーキテクチャを理解するためにわ、GCTが他のプロセッサのどの部分に相当するのか、
どうしても正しく答えられなければならないす。
>>258
IDがARM
>>259
MACオタが間違いを訂正するまでわ死なないす。
261:Socket774
08/03/12 01:41:31 TbOU0m0v
ID:SEi8tyfB
GJ!
262:Socket774
08/03/12 02:06:55 z2LKrPUY
このスレ終わった
263:Socket774
08/03/12 02:59:48 obVLZn4j
バカが二人に増えやがった…
おっとダンゴも入れて三人か。
もう、うんざり
264:MACオタ
08/03/12 03:28:18 SEi8tyfB
人を罵ってもいいことわ一つもないす。
265:Socket774
08/03/12 03:33:24 sAfUR4oV
AMD次世代スレには現れたみたいだがこっちには来ないようだ。
266:Socket774
08/03/12 04:12:43 eJTBluH0
よそでやれよクズ共
267:MACオタ
08/03/12 08:25:23 SEi8tyfB
人を罵ってもいいことわ一つもないす。
スレタイに忠実に行動しているので、よそでやるわけにわいかないす。
268:Socket774
08/03/12 10:40:17 axaGRY6e
NGしやすいように行動してるようだし、ここでやっててくれ
269:Socket774
08/03/12 10:48:03 bro9h7lz
ここでオナニーすんな
blogでも作ってそん中でやれや
270:Socket774
08/03/12 13:35:46 pBlNIhsw
目的が正しければ、正論であれば、悪人を懲らしめるためであれば、
どんな手段を採っても許される。というわけではないよ。
ID:SEi8tyfBがやっていることは、どんな正当性があって内容が正しかろうが、
結局のところ荒しだよ。荒しはスルーか削除依頼で。
271:Socket774
08/03/12 14:51:29 TbOU0m0v
俺は ID:SEi8tyfB は必ずしも荒らしとは思わない。
元々ＭＡＣオタが常に不必要に人を馬鹿にした口調で書いてるのが悪い。
ただ、何レスにも渡って同じことを繰り返さず、簡潔にはすべき。
272:Socket774
08/03/12 14:56:00 xMxQkgIa
確かに本MACオタも偽MACオタも荒らしなのは事実だがw
本MACオタの禅問答&ソースコピへ情報は文章が下手ですぐに枝葉末節に逃げ込み過ぎて
何が言いたいかわからないのばかりだったけど、偽MACオタの書き込みは読んでて解りやすいw
偽MACオタはもう本MACオタの方なんか放置して普通にCPUについて語ってくれないかな。
273:Socket774
08/03/12 15:37:40 KrRG2kaq
どちらも死んで、普通に話のできる人間だけ集まればよいのに。
274:Socket774
08/03/12 17:16:56 SEi8tyfB
そもそもの発端となったIssaiahだけど
URLﾘﾝｸ(www.extremetech.com)
ブロック図の解説をしてみる。
だいたい見ての通りだけど、補足が必要そうなのは
・Rename & allocate into Reservation Stations から ROB, MOB(=Memory Order Buffer), arch regs へのフロー
ROBエントリはレジスタリネームがらみの情報を保持しているので
(ROBエントリ解放時に、物理レジスタを何個解放すべきか)
そういうフローだと思う。
実装がどうなっているか知る由もないが、ROBエントリの確保自体はFIQと平行させることも可能ではある。
・ROBのブロックからOoOブロックへのフロー
arch regs(x86レジスタ)から読み出したデータのフロー。
・OoOブロックからROBブロックへのフロー
result forwarding network経由で、実行結果をROBエントリに書き込むフロー。
命令のリタイア時に、ROBエントリからarch regsに書き込みが行われる。1ページ前の↓これ。
> Retirement means that the x86 registers are updated, memory changes are committed,
> x86 exceptions are taken, and so forth.
275:Socket774
08/03/12 18:05:56 SEi8tyfB
Isaiahでは、micro-op(s)と呼ばれるものは
executable micro-op そのまま実行ユニットで実行できるもの
fused micro-ops 0から3命令のexecutable micro-opsをfuseしたもの
と二種類あるので、たんにmicro-opsと書いてある場合には、どちらを指すのかきちんと区別することが重要。
でないとMA(略)
X86 INSTRUCTION TRANSLATIONの
> The next stage translates the x86 instructions from the FIQ into micro-ops.
> Each x86 instruction can be directly translated into zero, one, two or three micro-ops (in the initial implementation)
> and an optional ROM address.
micro-opsは、二箇所ともexecutable micro-ops。
そもそもこの時点ではfused micro-opsはまだ出て来ていない。
> Also, each micro-op generated by the translator can represent functions to be performed by more than one execution unit.
> This combining of execution unit micro-ops into more powerful micro-ops is called micro-op fusion.
execution unit micro-ops == executable micro-opsはただの言い換え。
いつexecutable micro-opsをmore powerful micro-opsにcombiningするのか明示されていないが、
> each micro-op generated by the translator(以下略)
とあるので、変換器から出てきた時点ですでにfused micro-opsだと読める。
276:Socket774
08/03/12 18:07:50 SEi8tyfB
で、変換器によって(マイクロコードを使わない)x86命令は、
・常にただ1つのfused micro-opsに変換されるか、つまりx86命令とfused micro-opsは一対一に対応しているか
が問題だったわけだが、
マイクロコードを使わないx86命令は、高々3つのexecutable micro-opsに変換されるため、
わざわざ複数のfused micro-opsに変換する必要性が考えにくいこと、
MICRO-OP RENAMEの
> The translator and microcode subsystem can each produce three fused micro-ops
> (corresponding to up to three x86 instructions) each clock.
変換器のバンド幅が3 x86命令なので、1つのx86命令が1つのfused micro-opsに変換されるとちょうど釣り合うこと、
> The three incoming fused micro-ops are placed in the reorder buffer (ROB)
MICRO-OP RETIREMENTの
> Up to three fused micro-ops can be retired each clock corresponding to up to three x86 instructions.
ROBのバンド幅も3 x86命令であり、
ROBにはfused micro-opsのまま格納されリタイアすること、ROBがx86のインオーダー状態を管理することを思えば、
「マイクロコードを使わない1つのx86命令は、変換器によって1つのfused micro-opsに変換される」
というのが、ごく自然な考え方だと思います。
277:Socket774
08/03/12 18:14:07 SEi8tyfB
>>208
訳、大助かりです。
> 最終的なqueueのuop出力では3 uop/cycleに律速される?まあ平均の話だけど。
ここは、3 fused uop/cycleだと思うので、
> 3つのfused-uopは、reorder buffer(ROB)へと移され、そこで最大6つの実行可能uopへ展開される。
理論的には、ここの最大6つの実行可能uopへの展開が律速だと思います。
もっとも、fused micro-opsが平均2個未満の実行可能uopしか持たないのであれば律速しませんが。
278:Socket774
08/03/12 18:45:27 SEi8tyfB
訂正
>>276
> > Up to three fused micro-ops can be retired each clock corresponding to up to three x86 instructions.
> ROBのバンド幅も3 x86命令であり、
ROBのバンド幅は「3 fused micro-ops」であり、
279:MACオタ
08/03/12 23:03:47 SEi8tyfB
さて、以上を踏まえた上で、もう一度この主張をお願いするす＞MACオタさん
前スレ
858 名前： MACオタ [sage] 投稿日： 2008/01/30(水) 08:12:50 ID:X/E3HbLz
>>854 団子 さん
micro-opsの正体に関する話題わ、全然聞いたことが無いす。
ただK8とK10で命令処理のフロントエンドを開発し直す実力がAMDにあったとわ、思えないす。
>>855 さん
------------------
実際にはトランスレータは一つのfused micro-opsに変換しているというのは以下の通り。
------------------
その文章にfused micro-opsがx86命令にそれぞれ対応するという記述わ「一切」無いすけど。。。
フュージョンして扱える条件わ、もっと限定されたモノなのでわ？
このように書く理由わ、下記の問いに対する説明にもなるかと思うす。
-------------------
早め、というのが何を言っているのかわからんが、ディスパッチステージより前ということか？
どういう意味があるんだ？
-------------------
端的にわ、そもそもRISCの設計がそのように最適化されているす。
OoO用の命令キューというモノわ、なるべく沢山の命令を放り込んで同時実行可能な組み合わせを
検索できることに意味があるす。ところが命令ごとに実行レイテンシわ異なるので、混在させると時間
のかかるロード／ストアや浮動小数点命令ばかりがキューに居座ることいなるす。
早めに命令を分類することわ、効率の向上に繋がるすよ。
更に現代のプロセッサでわ、細粒度の電力管理のために各命令が使用するリソースを早めに確定
して電力管理のスケジュールを立てることも重要す。
280:Socket774
08/03/13 02:18:04 VO25v4Yv
かわいらしい人がいるのかな。
MICRO-OP RENAME
> The three incoming fused micro-ops are placed in the reorder buffer (ROB)
> and are then expanded into up to six executable micro-ops, each of which is targeted for a single execution unit.
素直に読めば、fused micro-opsがROBにplaceされて
そしてその後(and then)、最大6つのexecutable micro-opsに展開される、と読めます。
> The registers used in the executable micro-ops are mapped (renamed) into the larger internal set of registers
> and then placed in the seven micro-op "reservation stations" (RS) associated with the seven issue ports.
素直に読めば、executable micro-opsで使われているレジスタがリネームされて、
そしてその後(and then)、7つのRSにplacceされる、と読めます。
MACオタは、前スレ843で
> ちなみにあなたわMacro-ops fusionとMicro-ops fusionの区別が理解できなくて私に噛み付いている
> ように見えるす。私の疑問わ、 各実行ユニットに対応した最小単位のmicro-opsへの分解がROBで
> 行われるのか、RSで行われるのか？。。。というモノなんすけど。
と書いていますが、これは意味の通らない疑問です。
本文には、fused micro-opsがexecutable micro-opsに展開されて、それぞれのexecutable micro-opsがRSに分配されると書いているので、
> RSで行われるのか？
はナンセンスだし、
もし「ROBがfused micro-opsを分解する」のなら、パイプラインステージの一部となるはずですが、そういう記述はない。
281:Socket774
08/03/13 02:19:09 VO25v4Yv
ところで、こんな記述もあるすね。
URLﾘﾝｸ(pc.watch.impress.co.jp)
> 知られているように、Fusion(融合)と呼んでいるのは、複数のRISC風uOPsを1個のuOPsに融合させるという概念からだ。
> だから、Core MAでの、複合uOPsは「Fused uOPs」と呼ばれている。しかし、実態は、比較的単純なCISC型x86命令を、1対1でFused uOPsに変換しているに過ぎない。
> つまり、CISC命令を分解しないことがMicro-OPs Fusionの本質だ。
「比較的単純なCISC型x86命令を、1対1でFused uOPsに変換しているに過ぎない。」
Core MAでもそうなんすね(笑)
282:Socket774
08/03/13 16:44:24 vo3HrKRv
Isaiahの命令の流れは、結局のところ
FIQ→変換器またはマイクロコード→uopキュー→ROB→レジスタリネーム→RS
となっています。
このうち、fused uopsを保持するのは、uopキューとROBだけですが、
前スレ992のパクマン氏の言う通り
> そもそもROBにはx86命令もmicro-opもそのものは入らないだろ。この辺はMACオタも勘違いしているようだが。
> ROBはインデックス化された命令のアドレスとその実行結果etcを保持しているのが普通だが。
> つまり制御情報を保持しているのであって、命令そのものを保持しているRSと違うので混同しないでほしい。
ROBには命令そのものは入りません。
(パクマン氏の992の書き込み「自体」は、まったく正しいものです)
ところで
・fused uopsをexecutable uopsに変換するパイプラインステージは存在しない
ので
・fused opsは、ワイヤリングと簡単なロジックでexecutable uopsに分解できる簡単なフォーマットである
ことが推測されます。
そうすると、fused opsは比較的スカスカな命令フォーマットになりそうですが
・fused uopsを保持するのはuopキューのみ
なので、キューのエントリ数にもよりますが複雑で高密度なfused uopsフォーマットを採用する必要性は低いと思われます。
結局、前スレ845
> fused micro-opsというのは、実装上はおそらく単に3つのmicro-opsをパックしただけのものだと思う
は、妥当な推測だと思います。
パクマン先生、いかがすか？
前スレ
986 名前： パクマン [sage] 投稿日： 2008/02/13(水) 23:09:32 ID:6U5Xr+1Q
MACオタの
・ROBはIntel用語
は確かにイタイが、粘着くんの
・ ROBにはx86命令が入る
・ fused micro-opsというのは、実装上はおそらく単に3つのmicro-opsをパックしただけのものだと思う
・ fused micro-opsがROBに入れられて、その後ではじめて分解されて各実行ユニットのRSに送られる
この辺のまちがいもあるからな。どちらも間違いがあったが、総合ではMACオタの方がx86周辺の実装を
理解していたので勝ちと言うことにしよう。
283:Socket774
08/03/13 16:55:47 vo3HrKRv
>>282
おっと、マイクロコード命令は3つのfused uopsでしたね。
しかも24000命令もある。
もっともROMはクリティカルリソースではないと思います。
昔からマイクロ命令はスカスカででかかったし。
284:Socket774
08/03/13 16:58:20 Ms5JHxpt
WinChipC6まんせー。
200MHz定格動作なのに昇圧、倍率変換下駄無しで240MHz駆動で安定しているんだぜ。
冷却ファンも元のSANYOでそのままだと熱暴走したっぽいけどグリス塗りなおしたら超安定！
こりゃ、Intelの非MMXODPいらんよ。第一150MHz(あれ？180MHzだったかな？)とまりなんて魅力ないし。
あ、元のマシンはPentium90MHzでベースクロックの変更も難しいPC-9821An。
メモリアクセスが激遅だけどCPUでごまかしている。
あれ？肝心のアーキテクチャはよく知らんや。すまん。
285:Socket774
08/03/13 22:48:05 o9/X92P/
本物はすっかり逃げ出したのかな？
ほとぼり冷めるまでこないつもりか。
286:Socket774
08/03/14 01:43:06 E+MP1PoW
面白い事言うなぁ…
ぶっちゃけどっちも"本物"だろ。
一生懸命の方には悪いが、一度リアルに精神鑑定してもらった方が良いと思われ。
287:Socket774
08/03/14 02:18:46 gCsheBix
人格はともかく書いている内容はどうか
だけで見るしかないな、掲示板のﾚｽは。
ﾚｽを書くﾔｼの労力は消耗品だから。ﾎﾞｿ
288:Socket774
08/03/14 04:04:50 P7fagJMP
無駄に元文引用を駆使する奴って大抵文書構成力が一般より劣っていて
Mailの返信等で顕著に被害を被るんだが読んでて見苦しいんだよ
289:MACオタ
08/03/14 09:05:52 9073HDjT
内容に文句がつけられないからといって、人格攻撃に走るのわどうかと思うす。
290:MACオタ
08/03/14 09:14:56 9073HDjT
おつむの弱い人が
前スレ904
> 例の脳内妄想のヒトだったすか(笑)
> ご自分の主張をソースをつけて判りやすく説明できるようになったら、お相手させていただくす。
とうるさいので、引用過剰になってしまったす。
291:Socket774
08/03/14 12:45:38 vtbB8uGB
>>288
同意。
292:MACオタ
08/03/14 16:46:12 9073HDjT
一体あなたがたわ何のためにわたしを挑発して召喚するすかね。
「もう出てくるな」と呼び出してるんすか？
理解に苦しむす。
293:MACオタ
08/03/14 16:49:57 9073HDjT
>>288
>>291
こんなことを書かれると、自己弁護せざるを得ないす。
前スレを見ればわかるように、もともとわたしわ引用わあまりしない文体だったすよ。
スレの趣旨から外れるような投稿わなるべく控えて欲しいす、と言っていいすか？(笑)
294:Socket774
08/03/14 20:26:58 6rwTJbZJ
連投以外は概ね問題ない。技術的正当性があるのだから
些細なことに反応せず鷹揚に構えてればいい。
ハンドルをMACオタにしているのはNG指定の面で良いが
MACオタ口調は率直にキモい。
295:Socket774
08/03/14 23:15:29 nMNacj8S
これはあれだ、二代目MACオタということだな。
初代は引退ということで。
296:Socket774
08/03/15 00:07:36 3vkLP90G
襲名の瞬間を目撃してるわけかｗ
297:Socket774
08/03/15 01:03:45 pY01e/6O
ﾜﾛｽｗ
いや初代より、もうチョい技術に明るいカモよ
がしかしもうちょい粘着質の人格障害かもよｗ
いずれにせよﾜﾛﾀ。完全にネタｽﾚ化したな
298:Socket774
08/03/15 01:08:58 cwVOEncT
ゴキブリをアシダカグモが駆除したような感覚
299:Socket774
08/03/15 01:17:32 C1abkQj+
なんという絶妙な表現。
300:Socket774
08/03/15 20:23:55 u0wVzvoR
>>294
概ね問題なしといいつつ最後にキモいなんて、きついこといいますねｗ
301:Socket774
08/03/15 23:42:02 TiqzmaT2
別にキツくないだろ
どうせキモいという自覚すら持てず「これは自分のキャラすから」とか強弁し続けるだけだろうし
302:MACオタ
08/03/15 23:43:41 Eyxtk4rd
荒らしの皆さん、スレの趣旨から外れる投稿わ「MACオタ」のコテでお願いするす。
303:MACオタ
08/03/15 23:47:50 8cXVsqlk
昔のmac板みたいだな。
みんなMACオタで書き込もうキャンペーン実施中。
304:MACオタ
08/03/16 01:40:07 uj4/GBWM
了解
305:Socket774
08/03/16 04:01:03 rq5Xt5if
「MACオタ」のコテでカキコする場合は MACオタ語 (～わ、～す) でお願いするす。
306:Socket774
08/03/16 15:51:17 u7sby0tU
よそでやれ
307:MACオタ
08/03/16 19:17:30 sdsGm9Ip
MACオタは共有コテハンだということを知らなかったすか。
これだから低学歴な人たちわ理解に苦しむす。
308:MACオタ
08/03/16 23:41:58 x9G7mlh0
>>305
まごにわやさしい
URLﾘﾝｸ(railf.jp)
309:Socket774
08/03/17 19:08:51 8/49Vvyd
役に立つ情報が無いんですが・・・？
310:Socket774
08/03/17 21:21:07 jpYI9Obn
MACオタの知識はトリビアの泉ですw
311:MACオタ
08/03/17 21:27:57 fxzpMqR2
OoO実行を最初に実装したマシン、360/91は、非常に高価だったことと、アーキテクチャ状態のサポートがなく互換性を欠いていたため、ちっとも売れなかった
312:Socket774
08/03/18 00:24:51 oVZrn41S
ちょっと興味を惹く無駄知識ってか
313:Socket774
08/03/18 00:34:52 5h44yPIA
Nehalemスレには出没した気配なのにこっちには来ず、か。
314:MACオタ
08/03/18 01:53:47 wYtpruHj
先日インテル入りしたTransmetaの旧ボスDavid R. Ditzelは、
かつてOS、言語からエディタまですべてハード化した究極のCISCマシン、SYMBOLプロジェクトに参加していた。
その後師匠のDavid A. Pattersonと共に深く反省し、SPARCプロジェクトを立ち上げた。
315:ヽ・´∀｀・,,）っ━━━━━━┓
08/03/18 02:22:43 Uja+Iq/H
おお、ディツェルが入ってようやくPARROTが動き出すのか。
316:Socket774
08/03/18 14:27:14 rJAfEmOL
NECと東工大、面発光レーザーを用いた20Tbpsクラスの光接続技術
URLﾘﾝｸ(pc.watch.impress.co.jp)
317:Socket774
08/03/18 15:02:21 zRqFE8yL
昨日IBMの似たような記事あったけど華麗にスルー？
318:Socket774
08/03/18 15:09:03 5h44yPIA
IBMはまだ要素技術。
NECのは京速計算機には使われるだろうな。
319:Socket774
08/03/19 05:56:42 xhgfyvgL
史上最も奇妙なアーキテクチャといわれるRekursivを開発したのは、有名な高級オーディオメーカーのLINNであった。
320:Socket774
08/03/19 13:19:08 1rdUG9T0
MicrosoftとIntel、コンシューマ向け並列コンピューティング研究所を設立
URLﾘﾝｸ(pc.watch.impress.co.jp)
321:Socket774
08/03/19 19:23:42 xhgfyvgL
へぇとかフーンとかアッソとか言ってくれよ
322:Socket774
08/03/19 22:19:27 aPYcnbfr
へぇ
323:Socket774
08/03/19 22:35:08 7UfRKTZX
フーン
324:Socket774
08/03/19 22:41:42 9y8WnOif
アッソ
325:MACオタ
08/03/19 22:53:38 qW6DaiHr
複雑なアドレッシングモードやレジスタ-メモリ間演算命令などCISCらしい特徴を持つZ8000は、
マイクロコードを使わずハードワイヤードロジックで実装されていた
326:MACオタ
08/03/21 22:42:17 wrZchGRS
なんかリクエストある？
327:Socket774
08/03/22 02:59:44 nMJCD8LJ
Nehalemはつまらん
328:Socket774
08/03/22 07:23:58 Pbkvpv2H
>>326
Isaiahについて解説してくれ
329:Socket774
08/03/22 08:45:13 eHIXG+AG
トランスピューターはどうなったんだ？
330:MACオタ
08/03/22 20:08:24 9GP1BGwz
>>328
ここはトリビアの泉なので解説は不可
>>329
T9000が出荷されたのが最後
331:MACオタ
08/03/22 20:41:40 9GP1BGwz
トランスピュータは、CRCの計算を一命令で行うなど、非常に複雑な命令を持つCISCであった
332:MACオタ
08/03/22 23:49:04 9GP1BGwz
トランスピュータの命令セットの詳細もあるよ
URLﾘﾝｸ(www.transputer.net)
疑問点があれば解説ちまつ
333:MACオタ
08/03/22 23:49:45 9GP1BGwz
次は、世界最初のVLIWについての小話でいい？
334:Socket774
08/03/25 22:34:03 mzFKqImm
Sun、チップ技術の研究で4400万ドルの資金を獲得
URLﾘﾝｸ(www.itmedia.co.jp)
サン、高性能・低消費電力の光配線チップ開発を推進
近接チップ間をレーザーで結び「マクロチップ」を開発
URLﾘﾝｸ(www.computerworld.jp)
335:Socket774
08/03/30 04:28:57 xzCcTr1Z
【レポート】次世代スパコン開発の進捗状況
URLﾘﾝｸ(journal.mycom.co.jp)
336:Socket774
08/03/31 00:56:31 ni41qHis
627 名前：MACオタ＞626 さん[sage] 投稿日：2008/03/31(月) 00:35:01 ID:qfrBvVBg
>>626
ご本尊を奉ることで懸命な信者さん達にわ気の毒すけど、当人わ過去の解説を
適当にごまかすということす(笑)
書いている内容わ>>175のリンク先の単なる後追い。。。
-------------------------------
●QPIは、実はシリアルではない
-------------------------------
337:Socket774
08/04/01 19:40:35 hnPf1iFe
いいかげん、ゲハに帰ってくれないかな
ここは自作板なんだけど
338:Socket774
08/04/02 21:42:11 rkpE8FUW
URLﾘﾝｸ(softwareprojects.intel.com)
Intel? AVX (Intel? Advanced Vector Extensions) is a 256 bit instruction set extension
to SSE and is designed for applications that are floating point intensive.
339:Socket774
08/04/03 19:50:19 R6FUfA/H
MIPS社、4コア構成が可能な
プロセッサ・コア「1004K」を発表 (2008/04/02)
URLﾘﾝｸ(www.eetimes.jp)
340:Socket774
08/04/04 13:49:52 6f1bdEAp
Hynix社、Grandis社から
「STT-RAM」技術を導入へ (2008/04/02)
URLﾘﾝｸ(www.eetimes.jp)
「STT-RAM技術は、既存のMRAM技術の限界を超える次世代の不揮発性メモリー技術だ」
「STT-RAM技術は微細化に柔軟に対応できるスケーラビリティを備えている。このため
微細化を進めることで、ダイ当たりの素子密度を高めてコストを削減することが可能に
なる。さらに現在主流のメモリー・チップと比べて、消費電力が低く、耐久性が高く、
読み出し/書き込み速度が高い」
341:Socket774
08/04/04 21:11:37 zAXRbtzn
Silverthorneってさ実はPen4を省電力に改良しただけのCPUなんじゃねーの
342:Socket774
08/04/04 21:12:55 VyzW9JDZ
てけとーな事ぬかすな
343:Socket774
08/04/05 13:33:55 Cj5c67T+
春休みも明日までだから、それまで我慢我慢。
344:Socket774
08/04/05 22:03:24 9nvzG5mh
じゅぴたんの事も忘れないでください。
345:Socket774
08/04/06 22:43:58 Vh7evTTf
じゅぴたん？
346:Socket774
08/04/07 21:54:07 YtErmd1H
SPARC64 VI+のことか>じゅぴたん
347:Socket774
08/04/07 23:12:45 beiRI0g1
>>346
VII だがね
348:Socket774
08/04/08 13:25:43 NFW6gwm3
東芝、CellのSPEを搭載したストリーミングプロセッサ「SpursEngine」
URLﾘﾝｸ(pc.watch.impress.co.jp)
349:Socket774
08/04/08 14:15:34 b8pK6mU5
>>348
これってPC向けには微妙な位置づけだよね。
HD対応なGPUが今後主流になりつつ有るから、デコーダ機能が重複するし。
350:ヽ・´∀｀・,,）っ━━━━━━┓
08/04/08 14:21:01 HaA4JWsP
まずVista 64に対応してくれ
351:Socket774
08/04/08 14:36:44 uRpG6v1y
「廃物利用」なんだからもちっと勉強してよｗ
352:Socket774
08/04/08 16:49:10 2mRPoaDc
アップコンバータには良いと思う
REGZAに搭載されるのもこれかね
353:ヽ・´∀｀・,,）っ━━━━━━┓
08/04/08 17:22:15 HaA4JWsP
SDソースのアップスケールには当分需要がありそうだな