CPUアーキテクチャについて語れ 8at JISAKU
CPUアーキテクチャについて語れ 8 - 暇つぶし2ch529:Socket774
07/06/12 02:23:14 qq7wRrjd
仮にデコードが性能のボトルネックというならば
L1 cache latencyを減らし
L1 band widthを広げ
単に周波数を上げればいい
こんな楽な話なら誰も苦労はない。


次ページ
続きを表示
1を表示
最新レス表示
レスジャンプ
類似スレ一覧
スレッドの検索
話題のニュース
おまかせリスト
オプション
しおりを挟む
スレッドに書込
スレッドの一覧
暇つぶし2ch