CPUアーキテクチャについて語れ 8at JISAKU
CPUアーキテクチャについて語れ 8
- 暇つぶし2ch529:Socket774
07/06/12 02:23:14 qq7wRrjd
仮にデコードが性能のボトルネックというならば
L1 cache latencyを減らし
L1 band widthを広げ
単に周波数を上げればいい
こんな楽な話なら誰も苦労はない。
次ページ続きを表示1を表示最新レス表示レスジャンプ類似スレ一覧スレッドの検索話題のニュースおまかせリストオプションしおりを挟むスレッドに書込スレッドの一覧暇つぶし2ch