07/05/03 06:21:11 C7PZYiLL
2ゲット
998 名前：Socket774[sage] 投稿日：2007/05/03(木) 03:24:44 ID:wWJSXCIP
ベクトル計算機の場合マルチと言ってもクラスタに近いから、それほど厳密に区別する必要も無いでしょ。
ベクトル演算ユニットがあればベクトル計算機で良いんじゃね？
そいやー、Crayにはベクトル演算中の0除算を無視するモードとかあったなぁ…
999 名前：Socket774[sage] 投稿日：2007/05/03(木) 03:30:05 ID:d1JfRd2R
1000ならおっぱい
1000 名前：・∀・）っ-○◎●[sage] 投稿日：2007/05/03(木) 03:30:24 ID:C7PZYiLL
１０００
3:Socket774
07/05/03 08:33:53 EwI2I2bS BE:369860674-2BP(7778)
3
4:・∀・）っ-○◎●
07/05/03 09:03:14 C7PZYiLL
まきのせんせいお茶目だな。自サイトにニュー速のログかよ
URLﾘﾝｸ(grape.astron.s.u-tokyo.ac.jp)
5:Socket774
07/05/03 10:12:08 ugaL4hIv
936 ：Socket774：2007/05/03(木) 00:59:27 ID:RM/uqQqY
サン社のプロセッサ設計トップに聞く、
「課題は製造パートナーの確保」
URLﾘﾝｸ(www.eetimes.jp)
6:Socket774
07/05/03 11:01:50 7/TOxO9e
聞伝くんって、ブロック図的に独立した複数の演算モジュールに制御シグナル
をブロードキャストして同期動作させる、今じゃ死語の世界に片足を突っ込ん
じゃった古典的SIMDプロセッサしかSIMDと言いたがらないひとなのねん
このこだわりってやっぱり愛ゆえ？
「高並列でスケーラブルで汎用なSIMDが実験プロセッサを除いて絶滅したのは
使い道が無いからだ」とか言ってみるテスト
7:Socket774
07/05/03 11:04:31 eMf+vQWY
すごく古い人だなってのは至る所で感じるよ＞伝聞君
8:Socket774
07/05/03 11:05:28 WTA6fSV0
汎用で使い道が無いってどういうことっすか
9:Socket774
07/05/03 11:15:29 7/TOxO9e
「高並列でスケーラブルで汎用なSIMD」ってそもそもコンセプト的に
成立しない、ゆえにそれを生かせる使い道が無いのかもってこと
並列度を最大限に生かそうとしたら、互いに異なる処理も同時に実行
したくなるよね？
10:Socket774
07/05/03 11:44:56 wWJSXCIP
一時期プログラマブルな画像処理プロセッサとかがSIMDであったけど、今はもう無いのかな。
最近のCTやMRIのはどうなってるんだろう？
11:MACオタ
07/05/03 11:52:09 LpHr6P80
前スレ終盤の叩き合いに参加できなかったのわ、つくづく残念す(笑)
どっちに組するにしても、面白いソースの一つも紹介したものを。。。
12:聞伝君
07/05/03 12:37:29 kg5QnGlP
意図せず人気者ってやつ？ｵﾚ。まあ、いいやｗ
SIMDに愛なぞ、、どちらかというと余り好きじゃない。
演算器積んでいてもloadネックで遊ばしてしまうような用途には無力で、
主にそう言う用途に関わっているから。
section 並列の方が(遊びとしても)面白いし。
13:聞伝君
07/05/03 12:43:43 kg5QnGlP
>>11
面白いソースあるなら出して。
おいらはコレを張っておく。面白いかは微妙だが。
URLﾘﾝｸ(www.kasahara.elec.waseda.ac.jp)
14:Socket774
07/05/03 12:47:38 7/TOxO9e
>>10
ピクセル並列で処理を行うプログラマブルな画像処理専用デバイスなら
あるだろ、単純なSIMDで作ると適応形フィルタ処理で効率が落ちると思うが
15:MACオタ＞聞伝 さん
07/05/03 13:02:25 LpHr6P80
>>13
このネタ、この謎カキコを除けば聞伝さんに組したい感じがするす。
ｽﾚﾘﾝｸ(jisaku板:816番)
------------------------
816 ：聞伝君：2007/05/02(水) 04:54:50 ID:MIZBpvl2
更にcellはSIMDではない
------------------------
私の認識でわ、ベクトル機と対照すべきモノわスカラじゃなくて、キャッシュアーキテクチャだと思うす。
URLﾘﾝｸ(docs.cray.com)
========================
the 32 KB of vector register space effectively functions as the lowest level of processor
data cache, similar to the L1 cache found on microprocessor-based systems.
========================
メモリアクセスを隠蔽する手法の違いということで。。。
そういう意味で、普通ショートベクトル(=SIMD)わキャッシュアーキテクチャと組み合わせて使われる
以上、伝統的ベクトルアーキテクチャとわ一線を画する筈す。
16:MACオタ＠続き
07/05/03 13:08:58 LpHr6P80
プロセッサのメモリ階層がL1-L3と多層化されている昨今、「ベクトル=キャッシュ無し」という
という古い考えわ捨てて、ベクトルレジスタをメモリ階層の一段階として考えるのも興味深い
発展かと思うす。
URLﾘﾝｸ(www.research.ibm.com)
17:聞伝君
07/05/03 13:09:30 kg5QnGlP
>>15
>このネタ、この謎カキコを除けば聞伝さんに組したい感じがするす。
>ｽﾚﾘﾝｸ(jisaku板:816番)
よほどin cacheか on registerでぐるぐる回すだけのようなprogram以外で
softwareがIPC3で動くようにするのは難しいでしょ。
そういう意味として816は当たり前のことを書きたかったのではないかと思うよ。
下の方は同意だよ。
18:聞伝君
07/05/03 13:13:18 kg5QnGlP
>>16
そいう考え方を発展させれば面白い物が出来るかも知れないけど。
解が見えないんだよ。
すぐ実用性求められるし、
こういう場合にはやっぱりまだベクトルに負けるじゃんとかケチ付けられるし。
それでコンサバなarchitectureの拡大発展と並列化に走ると。
成熟してきたんかな。
19:MACオタ＞聞伝 さん
07/05/03 13:13:33 LpHr6P80
>>17
-----------------------
softwareがIPC3で動くようにするのは難しいでしょ。
-----------------------
SPEわ2-issueのプロセッサなので、理論限界でIPC=2なんすけど。。。
20:聞伝君
07/05/03 13:17:13 kg5QnGlP
>>19
SPEじゃなくて別のprocessorを想定してた。
あと、IPCを測るときに積和を2としたがる人も居て
そう言う人は何で４がでないのか説明しろと無理難題を迫ってくる。
SIMD命令のIPC maxは１と見るかNと見るかみたいな話し。
21:聞伝君
07/05/03 13:18:20 kg5QnGlP
ちょっと用があるんで、抜けますﾉｼ
22:MACオタ＞聞伝 さん
07/05/03 13:22:53 LpHr6P80
>>20
-------------------
IPCを測るときに積和を2としたがる人も居て
-------------------
IPC (instruction per cycle) と ops (operation per second)の勘違いのような気がするす。
話変わって「CELL BE = MIMD」説の方わ、私も常々"cluster on a chip"と主張しているすから
同意するす。
23:MACオタ
07/05/03 13:47:05 LpHr6P80
POWER6搭載製品のリリーススケジュールについて公式のコメントが出たす。
URLﾘﾝｸ(www.eweek.com)
--------------------------
At IBM's ParterWorld Conference in St. Louis, Ross Mauri, the general manager for
System p in IBM's Systems and Technology group, told eWeek that Big Blue will be
announcing new System p servers based on the Power6 processor in the next six weeks.
--------------------------
24:・∀・）っ-○◎●
07/05/03 15:35:21 C7PZYiLL
CellがMIMDなのは疑いようが無いが
な ん で
「SIMDではない」
んだ？
排他的概念か？
それともSPEを並列に動かしたら、1命令で1個のデータしか扱えなくなるのか？
25:MACオタ＞団子 さん
07/05/03 15:46:20 LpHr6P80
>>24
あれが謎発言だってのわ、前スレ後半についたコメントを見ても衆目の一致するところす。
これ以上からんでも団子さんのほうがキチガイ粘着に見えてくるだけかと。。。
26:MACオタ＠補足
07/05/03 15:55:25 LpHr6P80
我々、一般のヒトわデスクトップ用マイクロプロセッサに実装されるショートベクトルのユニットを
"SIMD"と呼ぶす。しかしスーパーコンピュータの世界でわ、ちょっと違う分類をしているらしいすよ。
URLﾘﾝｸ(www.linux.or.jp)
-----------------------
6.3 SIMD(Single Instruction stream, Multiple Data stream) マシン
このようなマシンはしばしば 1,024個から 16,384個といった膨大な数の処理単位をもち、
それらがそれぞれ異なるデータに対して軍隊の行進のように同じ命令を実行することが可能と
なっています。したがって、たった一つの命令で多くのデータを並列に操ることができます。
このタイプに分類される SIMD の例としては CPP DAP Gamma II や Alenia Quadrics などが
挙げられます。
もう一つのタイプの SIMD システムはベクトルプロセッサです。ベクトルプロセッサは特別な
構造をもつ CPU を使って、独立したデータ群より類似データの配列に対して能力を発揮します。
ベクトルユニットでデータを処理する場合、結果は3クロックサイクル当たり 1個かまた特別な場合
には2個の割合で出力されます。 (1クロックサイクルとはシステムの内部処理時間の基本単位
です。) つまり、ベクトルモードで実行するときに限り ベクトルプロセッサはほぼ並列にデータを
処理する事になります。この場合、旧式のスカラーモードで実行するのに比べて数倍高速となり
ます。このため、ベクトルプロセッサの実用上の効果は、ほぼ SIMD マシンと同じと考えられます。
このようなシステムの例をあげるとすれば、Hitachi S3600 です。
-----------------------
彼らの用語でわ、ショートベクトルわ"SIMD"じゃ無いらしいすね。
27:Socket774
07/05/03 15:55:31 eMf+vQWY
仲裁役のMACオタなんて見たくない…
28:・∀・）っ-○◎●
07/05/03 15:57:34 C7PZYiLL
MACヲタは「しばしば」を「全て」と脳内変換してるらしい
29:Socket774
07/05/03 16:28:12 7yBoYf9l
>>15
どっちに組するもなにも、{更にCellのSIMDではない}以前に、
しつこいようだが、前スレの議論の発端は、
ベクトル演算=ベクトルプロセッサでするもの
という聞伝君の誤認識からだよ。
それがなければすぐに終わっていた話なのに。
一切ベクトル機やSIMD機の議論ではなかった。
というわけで、そろそろ次の話題に移行してほしい。
30:MACオタ＠団子 さん
07/05/03 16:34:21 LpHr6P80
>>28
英語において"often"わ「～じゃない場合より多い」というニュアンスす。("as often as"の用法で
調べると良いかと思うす)
>>26の意味でわ少なくともSIIMDに分類されるシステムのうち半分以上わ1,024-16,384の
ロングベクトルである。。。ということになるわけで、明らかに、MMX, SSE, AltiVecの類わSIMDに
分類されていないす。
31:MACオタ＞29 さん
07/05/03 16:38:19 LpHr6P80
>>29
-------------------
そろそろ次の話題に移行してほしい。
-------------------
面白いと思うからコメントしているすけど、他にご希望があるなら自前でネタ出しすべきかと思うす。
32:Socket774
07/05/03 16:47:33 7yBoYf9l
ちゃんと次のネタを提供しているのはさすがMACオタではないか。
774 名前：MACオタ＞757 さん[sage] 投稿日：2007/04/30(月) 22:06:20 ID:qk7MKfVw
>>757
特に遅れているという訳でも無さそうす。
URLﾘﾝｸ(www.itjungle.com)
others that I am now hearing say IBM will crimp the clock speed back
to 3.3 GHz or 3.5 GHz except for the machines that get sent to the big
supercomputing laboratories operated by the U.S. Department of Energy.
I have no confirmation of these new rumors, but IBM is expected to deliver
a range of Power6 processors that span as low as 3 GHz and as high as 5
GHz over the two-year span of the product,
33:Socket774
07/05/03 16:53:51 7yBoYf9l
今後6週以内に3GHz級のPOWER6 serverが登場。5GHzはとても無理とのこと。
34:・∀・）っ-○◎●
07/05/03 16:57:12 C7PZYiLL
SRAMの製造にトラブル抱えて成功するわけがない
35:聞伝君
07/05/03 16:58:02 8Am9M4nx
clock speed backもさることながら、６は苦難だろうな。
向いているprogramでは、まあ、あれなんだろうけど、
もうじき市場で様々な評価がされるだろうな。
次を急ぐのか、clock上げて逃げるのか…
36:Socket774
07/05/03 16:59:39 eMf+vQWY
5GHzが無理となるとえらい厳しい戦いになりそうだなー
Nehalemに市場取られる気配がぷんぷんするんだぜ？
37:MACオタ＞32 さん
07/05/03 17:07:07 LpHr6P80
>>32
続報わ、こっちす。>>23
ちなみに、既存のPOWER5+製品ラインの値下げとPOWER搭載ブレードサーバーの管轄を
x86 (x series)部門からunix (p series)部門に移管する等、POWER6搭載製品発表の準備も
始まったとのことす。
URLﾘﾝｸ(www.crn.com)
-----------------------
IBM is changing the way it distributes the blade version of its System p servers to
separate them from sales of the company's System x blade servers.
[中略]
This week will see IBM also drop the price of its current System p servers, based on
the POWER5+ processor, by 15 percent to 25 percent as it prepares for the release of
the POWER6-based System p servers in the next couple of months, Handy said. The
cuts will be a combination of price reductions and promotions and will apply to the
midrange System p 5 570 servers and high-end 590 and 595 servers, he said.
-----------------------
3GHz版ってブレードサーバーのことじゃないかと思われるす。
38:MACオタ
07/05/03 17:38:17 LpHr6P80
POWER6の性能すけど、整数パイプラインのin-order化による既存コードの性能低下わ予想通り
あるらしいす。
先ごろ開催されたPower.org Software Summit 2007のプレゼン資料からの引用す。
URLﾘﾝｸ(www.power.org) (p.8参照)
------------------------
.・32-bit and 64-bit default: -mtune=power4
- Good value for power4 and related 970 processors
- Ok, for power5 and power5+
- No so good for the in-order power6 processor
------------------------
39:Socket774
07/05/03 17:45:46 eMf+vQWY
ゎーぃ
やっぱpowerでin-orderはやべぇっぽいな
ブレード以外ではしっかり4GHz+出てりゃいいんだけど…
40:Socket774
07/05/03 19:47:14 4t5SkZ8p
クロック上げるために、in-orderにしたんじゃないの？
それで3GHｚじゃ悲し過ぎるぞ。
41:Socket774
07/05/03 20:55:49 RM/uqQqY
I.B.M. to Announce an Advance in Making Chips Faster and More Energy-Efficient
URLﾘﾝｸ(www.nytimes.com)
42:MACオタ＞41 さん
07/05/03 21:13:23 LpHr6P80
>>41
少し詳しい解説つけたす。
ｽﾚﾘﾝｸ(jisaku板:127番)
43:・∀・）っ-○◎●
07/05/03 21:58:45 C7PZYiLL
次のネタ
アホアホ聞伝君の次のハンドル
44:MACオタ＞団子 さん
07/05/04 01:27:40 8lBhBvV5
>>43
そういえば、これ火消しに行かなくて良いすか？
ｽﾚﾘﾝｸ(jisaku板)
----------------------
4 名前：Socket774 投稿日：2007/05/01(火) 04:26:55 ID:CEN0BCuL
TXで負荷を掛けながら、IEを起動するとC2Dの超もっさりが顔を出す
[以下略]
----------------------
45:・∀・）っ-○◎●
07/05/04 01:32:36 KDR0wW9x
時間の無駄
46:・∀・）っ-○◎●
07/05/04 01:38:33 KDR0wW9x
絶対処理量を無視した比較に公平性もなにもない
所詮無能の詭弁
47:・∀・）っ-○◎●
07/05/04 01:48:46 KDR0wW9x
もっさり＝毛深いを「もたつき」だと勘違いし続けてるいつもの馬鹿のスレを
こんなスレに貼るMACヲタも所詮その程度だね
48:Socket774
07/05/04 02:05:58 C6/xQXJi
「もたつき」の意味もありますがｗ
49:・∀・）っ-○◎●
07/05/04 02:11:07 KDR0wW9x
はいはい【ギザワロス】ｗｗｗｗｗ
50:・∀・）っ-○◎●
07/05/04 02:13:54 KDR0wW9x
っていうかさ、Core2Duoの半分以下の性能しか出せないのにIEの同時起動云々って
はなから論外じゃん
腕相撲で負けて「実は左利きなんだ再戦しろ」っていうくらい見苦しい
51:Socket774
07/05/04 02:24:25 C6/xQXJi
もっさり
①動きがにぶいさま。気がきかない。
②あかぬけないさま。
③毛などが厚く生えているさま。
だそうですよ。
52:・∀・）っ-○◎●
07/05/04 02:26:46 KDR0wW9x
つまり、俺ベンチでC2Dの半分の性能も出ないAthlon64 X2＝もっさり
53:MACオタ
07/05/04 12:12:18 8lBhBvV5
>>41のナノテクによる超low-k技術わ、元々ナノスケールのマスクを自動生成するための
研究からの派生すけど、なんとHPが同様な手法で"nanoimprint"なるマスク生成技術に
成功したそうす。
URLﾘﾝｸ(www.hp.com)
--------------------
The technology involves a process called nanoimprint lithography (NIL) -- a method of
literally stamping out patterns of wires less than 50 atoms wide on a substrate. HP Labs
researchers have created patented NIL technology, which has enabled the fabrication of
laboratory prototype circuits with wire widths of 15 nanometers -- about one-third the
dimension of the features in the most advanced circuits that will be commercially available
this year.
--------------------
HP自体わ半導体製造わ商売にしていないんで、この技術をライセンスするとのことすけど
どこが実用化するすかね。
54:Socket774
07/05/04 12:49:18 C6/xQXJi
>>53
マスクを生成ってのとはちょっと違う気がする。
ナノインプリントは色んなところで研究してるから珍しくはないけど実用レベルなのかな。
15nmだとリソグラフィに遜色ないし、簡単な半導体を安価に作るには良いね。
今だとリソグラフィのマスクコストは馬鹿にならんおかげで、数がそう出ない半導体なんかは
微細化を諦めてたりするけど、ナノインプリントが実現出来ればそれも変わりそう。
55:MACオタ＞54 さん
07/05/04 13:05:36 8lBhBvV5
>>54
確かにIBMの高分子の自己組織化ネタとわ違うす。
微細化とともにうなぎ上りのマスクコストの対策の話題ということで。。。
56:MACオタ
07/05/04 18:22:55 8lBhBvV5
IPF叩きが大好きなTheInquirerの記事なんで、話半分に読んだ方が良いかと思うすけど、
Tukwilaが動作クロックが上がらないという問題に直面しているとのことす。
URLﾘﾝｸ(www.theinquirer.net)
---------------------------
Well, now word has reached out tender ears that the delayed Tukwila is also having
serious speed problems. It is currently looking like it it will top out at 2.1Ghz, but given
the line's illustrious history, there is still time for this to drop significantly. In any case,
this is a massive drop from what was promised.
---------------------------
57:MACオタ
07/05/05 14:44:40 PYZKrr9x
Software Optimization Guide for AMD Family 10h Processor (Balcerona)が公開されているのわ
あちこちで報じられているすけど、Appendix Aに一通りのアーキテクチャ解説がついてるので
以後の資料として必読かと思うす。
URLﾘﾝｸ(www.amd.com)
AMDのアーキテクチャに詳しい方にわ常識なんだと思うすけど、実行ユニットの直前まで
Macro-opsのまますから、特にmicro-ops fusion的な機構わ不要なんすね。
また浮動小数点におけるロード->演算のsuperforwardingの追加等、高級言語の一命令をそのまま
に近い状態でハードウェア処理するという方向性が見えるす。SSE4系高機能命令も同様な目的に
見えるす。
この辺、ハードワイアードCISCとでも言うべき方向性かと思うすけど、高クロックとマルチコア実現
のために古典RISCに戻しちゃったCELL SPEなんかとの対比が面白いす。
58:Socket774
07/05/05 19:17:21 fjI7JcMu
220 名前：・∀・）っ-くコ:彡-[sage] 投稿日：2007/05/05(土) 18:27:13 ID:ML3bg+Sf0
>>216
違うだろ。
もしこの説が有力ならPS3がミス設計だったってだけ。
しかも今後出るモデルは現行のPS3下位互換だから、取り返しが付かない。
223 名前：・∀・）っ-くコ:彡-[sage] 投稿日：2007/05/05(土) 18:47:49 ID:ML3bg+Sf0
理解力の無いアホが早速噛み付いてきた
225 名前：名無しさん必死だな[sage] 投稿日：2007/05/05(土) 18:51:51 ID:nLMTJSGq0
>>223
今後出るモデルがどう下位互換で、何が取り返しが付かないのか
具体的にどうぞ
230 名前：名無しさん必死だな[sage] 投稿日：2007/05/05(土) 19:07:22 ID:dMdeP9wf0
>>220
全く意味不明なんで詳しく説明して。
PS2までへの互換部分以外になにか変更あるの？
ソフト動かなくなるじゃん。
59:Socket774
07/05/05 19:18:04 fjI7JcMu
231 名前：・∀・）っ-くコ:彡-[sage] 投稿日：2007/05/05(土) 19:13:43 ID:ML3bg+Sf0
そもそもPS3の勝ちって何ですか
１．Wiiから今世代機トップシェアを奪還すること
２．ゲームから撤退しないこと
３．今年中にはゲームから撤退しないこと
１はまず無理だと思ってますが
233 名前：名無しさん必死だな[sage] 投稿日：2007/05/05(土) 19:14:59 ID:rWwJDbs70
詭弁のガイドライン
6.一見、関係がありそうで関係のない話を始める
「そもそもPS3の勝ちって何ですか？」
234 名前：名無しさん必死だな[sage] 投稿日：2007/05/05(土) 19:15:28 ID:nLMTJSGq0
>>231
そもそもミス設計って何ですか
論点すりかえるなよ
60:Socket774
07/05/05 19:37:32 fjI7JcMu
235 名前：・∀・）っ-くコ:彡-[sage] 投稿日：2007/05/05(土) 19:19:53 ID:ML3bg+Sf0
「PS3が勝つる！」に対してレスしたのに詭弁扱いすることのほうが
よっぽど詭弁かと。
トレンドを見誤ったという点ではハードそのものがミス設計だよ
238 名前：名無しさん必死だな[sage] 投稿日：2007/05/05(土) 19:24:57 ID:rWwJDbs70
そもそも>>216の「これでPS3勝つる」は性能面でって意味だろ（どうせ皮肉だろうが）
>トレンドを見誤ったという点ではハードそのものがミス設計だよ
ミスリードも甚だしいなｗ
241 名前：・∀・）っ-くコ:彡-[sage] 投稿日：2007/05/05(土) 19:36:27 ID:ML3bg+Sf0
トレンドってようは商売になるかどうかだよ。
結果論として商売になってない。売り上げ予測を下方修正してる。
PS3は時に定価より安値で売られてるのに、Wiiは逆だ。
まあ、PS3の捨て値＞Wiiのボッタクリ値ではあるけど。
240 名前：名無しさん必死だな[sage] 投稿日：2007/05/05(土) 19:29:29 ID:rWwJDbs70
団子氏はCellスレとVSスレを勘違いしているご様子
61:Socket774
07/05/05 19:54:19 fjI7JcMu
団子の往生際の悪さを生で見たい人はCellスレまで
ｽﾚﾘﾝｸ(ghard板)l50
62:Socket774
07/05/05 20:10:43 libR8IGf
>>61
まさにｹﾞﾊｺﾃそのものでﾜﾛﾀ
63:MACオタ＞58-62 さん
07/05/05 22:00:09 PYZKrr9x
>>58-62
面白くない。。。と言っちゃ嘘になるすけど、ここ団子さんの行状を語るスレッドじゃないす。
64:Socket774
07/05/05 22:10:31 8qHVShNy
ハード詳しくないのに無理に語ろうとするからボロが出たな
65:Socket774
07/05/05 22:52:59 a4ufpd/P
307 名前：・∀・）っ-くコ:彡-[sage] 投稿日：2007/05/05(土) 22:26:19 ID:ML3bg+Sf0
そういえばLSの存在を忘れてた。
Cellでシェーダ処理を行う場合、LSを小さなVRAMと考えてテンポラリ的に使用すれば、
帯域的にはもっと凄いことになる。
<中略>
↑いや、最初から言ってることだけど、これのお目出度さが解らないあたりがGK脳というか
308 名前：名無しさん必死だな[sage] 投稿日：2007/05/05(土) 22:28:44 ID:EghhwPrU0
>>307
複数IDを駆使した自演？
誰もそういう釣りにいちいち食いつく気もおこらないだけ。
309 名前：・∀・）っ-くコ:彡-[sage] 投稿日：2007/05/05(土) 22:30:16 ID:ML3bg+Sf0
俺が否定するまでマンセーしてたけどなｗｗｗ
310 名前：名無しさん必死だな[sage] 投稿日：2007/05/05(土) 22:32:48 ID:EghhwPrU0
イカ臭い書き込みばっかりで斜め読みしかしてないけど、
ヲーズマンですか？って突っ込みしか入ってないような。
311 名前：名無しさん必死だな[sage] 投稿日：2007/05/05(土) 22:33:05 ID:bdN1r93/0
ID:KzXs2OL60をマンセーしてるカキコなんて１つも無いよ
ヤクチューだろってカキコはあるけど
315 名前：・∀・）っ-くコ:彡-[sage] 投稿日：2007/05/05(土) 22:48:23 ID:ML3bg+Sf0
>>306によるとここは ID:bdN1r93/0 のスレらしいので
ずらかる
腹ｲﾃｪwww
66:MACオタ
07/05/05 23:15:09 PYZKrr9x
せっかく今日わbarcelonaの最適化ガイド(>>57参照)も出て、お得意のSSE性能に関する
講釈もできたものを、わざわざゲーハー板で存在しない敵相手に大暴れってのも。。。
67:Socket774
07/05/06 00:34:58 XtaCnD1x
ようやく彼の身の丈にあった居場所が見つかったようだな
68:+++
07/05/06 23:10:17 kzz9v83a
High End Amiga System To Use PA Semi Multicore Chips
URLﾘﾝｸ(www.osnews.com)
P.A.Semiのチップが新Amigaに使われるって、・・まあ今更Amigaかよっていう話になるけど
>>53
ナノインプリント・リソはEUV対抗として一番強力じゃないかと（TSMCはEB露光とか言ってたけど）。
これが実用になるんなら、Intel以外が喜びそうだ。
69:MACオタ＞+++ さん
07/05/07 00:02:34 smbeKttC
>>68
マスクコストが下がると実験的プロセッサを先端プロセスで造り易くなるという点で、
世の中面白くなりそうだと期待しているす。
ちなみにEBわスループットが下がる上、装置に高レベルの磁気遮蔽が必要とか
難しい点が多いと思うす。
70:・∀・）っ-○◎●
07/05/07 01:50:29 KBnTIzAq
>>66
MOVAPSですらレイテンシ2じゃ語る価値もねーだろｗｗｗｗ
71:・∀・）っ-○◎●
07/05/07 01:59:37 KBnTIzAq
さらにcellはSIMDではない（笑）
72:Socket774
07/05/07 02:34:02 u3py3PhV
実際問題movapsに待たされる局面ってあるか？
oooまでやっててレイテンシが1か2で性能変わるもんか？
73:・∀・）っ-○◎●
07/05/07 02:41:35 KBnTIzAq
とりあえずLatency-Throughput : 2-0.5ってCore 2の1-0.33と比べれば激しくしんどい。
4並列処理を意識して徹底的にチューニングしてもIPC＝2だからな。
フェッチ帯域やLoadの本数の差が出やすい（Barcelona優位）浮動小数以外の
スコアをAMDが公表しないのも道理
74:Socket774
07/05/07 03:07:14 /0B3aECT
ｽﾚﾘﾝｸ(jisaku板:815番)
75:Socket774
07/05/07 03:12:16 36/7CxRO
>Latency-Throughput : 2-0.5ってCore 2の1-0.33
FSTOREでも MOVAPS xmm, xmmを実行できるよ
76:・∀・）っ-○◎●
07/05/07 03:12:32 KBnTIzAq
XMMレジスタは、8本もしくは16本（x64）ですが？
レイテンシが長いと、ストール頻度は増大。
もしくはそれを回避するためのアンローリングにより
コードサイズやロード・ストアの発行頻度の増大を招く。
77:・∀・）っ-○◎●
07/05/07 03:14:24 KBnTIzAq
>>75
そこは見落としてた。
現実問題として使えんと思うよ。Core2と比べてL/Sが忙しくなるはずだ。
78:・∀・）っ-○◎●
07/05/07 03:27:41 KBnTIzAq
movapsだけがレイテンシ大きいんじゃなくて、ほとんどのSIMD整数演算のレイテンシがほぼ倍だ。
まあ、予想はついてたことだけど、性能を引き出すには「書き分け」は必須になるな
なにが変わったかというと、Intelコンパイラに言いがかりつける要因が再び出来上がったということ。
いい加減純正コンパイラ作ってください。
79:Socket774
07/05/07 06:07:54 O6XMiobS
あの一つ質問なんだけど、今のコア2って改良はしてても結局P6なの？
80:Socket774
07/05/07 06:37:29 XFXVMjY5
糞スレageんなウンコゲハ厨
81:Socket774
07/05/07 06:59:40 CVBGeZi6
>>79
CPUIDで Family=6 だから Intel の扱いとしては Core2Duo は P6
最初の P6 から大きく変わったけど、同種と見るか別種と見るかはあまり意味が無いような
82:Socket774
07/05/07 22:50:37 jDeQX4CO
IntelのえらいひともRockのことを気にしているというネタ
The Geology of Sun
URLﾘﾝｸ(interconnects.blogspot.com)
83:MACオタ＞82 さん
07/05/07 22:58:31 smbeKttC
>>82
富士通の安藤氏もあのwebサイトを長年やっているし、プロのアーキテクトも他人の仕事わ
普通に気になるんじゃないすかね。。。
84:Socket774
07/05/08 00:34:28 DA6D1OLq
ついでにこいつもはっとくか
Sun's chip gurus theorize about obliterating IBM and Intel
URLﾘﾝｸ(www.theregister.co.uk)
85:MACオタ
07/05/08 20:30:03 aS05Llh+
ダイスタッキング技術に関するレビューす。
URLﾘﾝｸ(www.realworldtech.com)
配線長短縮による性能向上に関する部分わ、話半分に聞いておいた方が良いかもしれない
すけど、Intel, IBM共に注力している技術すから目を付けておいて損わ無いす。
86:Socket774
07/05/08 22:33:07 /7eIBh5C
45nm版UltraSPARCはUMCで製造される模様
TI tips foundry strategy; UMC wins Sparc business
URLﾘﾝｸ(www.eetimes.com)
87:Socket774
07/05/08 22:40:39 /7eIBh5C
>>85
信号はいいけど電源供給は足りるんかね
88:Socket774
07/05/09 02:22:11 K3+pD1f8
Amigaほしいなｗ
89:Socket774
07/05/09 02:31:40 jzOrbd8g
富士通がSPARCをやめるかもしれないというお話
URLﾘﾝｸ(itpro.nikkeibp.co.jp)
90:レトリック君
07/05/09 03:36:02 EHpKsaKv
良く今まで粘った
というか見込みのないことに時間費やし杉(ry
91:Socket774
07/05/09 03:56:58 MAxEHcp7
新Amiga上位モデルの仕様が明らかに - PPC 970互換デュアルコアCPUを搭載
URLﾘﾝｸ(journal.mycom.co.jp)
92:Socket774
07/05/09 05:51:24 dwgGJPK9
>>89
それホントに「主任編集委員」が書いた記事か。
「返す刀」って攻撃する時の例えだろ。SunがAMDやIntelに斬りつけたのかよ。
最後の段落も、「…の誤算。これが～見直し論」である。」って、どう語句を補完すればいいのやら。
「とっととx86-64に一本化しろ」と思ってて、それに合いそうな事実を並べてるだけのような。
富士通のSPARC64が前途多難なのは間違いないが。
93:MACオタ
07/05/09 18:37:58 QqcrkS6w
xbox360版のLinuxに関するプレスリリースが出てるす。
URLﾘﾝｸ(www.free60.org)
----------------------
The free60 project today announced the release of a new Live CD enabling users to try
out the GNU/Linux Open Source operating system on Microsoft's Xbox 360 gaming consoles.
The new Live CD supports all Xbox 360 consoles with firmware versions 4532 and 4548 and
can be run without affecting the console's normal functionality.
----------------------
ハック版ゆえにハイパーバイザの制限も無いし、PowerPCに興味を持つオープンソース作者向けの
プラットフォームわPS3 Linuxより、こちらが有望すかね。。。
94:Socket774
07/05/09 21:37:25 G7pS80Md
Amigaほしいな
95:・∀・）っ-○◎●
07/05/09 23:59:43 csI2ROsd
> PWRficient
ｋｔｋｒｋｔｋｒ
夢が広がりんぐｗｗｗｗｗｗｗｗｗｗｗｗｗｗｗｗｗｗｗｗｗｗｗｗｗｗｗｗｗｗｗ
96:MACオタ＞レトリック さん
07/05/10 00:04:56 EEUG0kKL
>>90
時々ハンドルを変えるのわ個人の自由かと思うすけど、"latest"の件で取り下げた
名前を使うのわ逆効果じゃないすか？
ログ残してるヒトって少なくないので、無駄に煽られるネタになるかと思うす。
97:・∀・）っ-○◎●
07/05/10 00:08:24 adaGpuZ9
ユー「更にcellはSIMDではない」をハンドルにしちゃえYO
98:MACオタ
07/05/10 00:24:16 EEUG0kKL
NetlibがPS3クラスタの構成ガイドブックをポストしてるす。
URLﾘﾝｸ(www.netlib.org)
MPI関連のインストールについても記述があるす。
確か、２ちゃんねるでPS3クラスタを自作するって息巻いていたヒトがいたかと思うので、
参考になるかと。。。
99:MACオタ
07/05/10 00:26:13 EEUG0kKL
こういう(>>97)団子さんのような粘着のヒトがいるすよ。
もちろん私もネタ用にログ残してるすから、ヒトのことわ言えないすけどね(笑)
100:・∀・）っ-○◎●
07/05/10 00:56:48 adaGpuZ9
どうでもいいし
更にcellはSIMDではない
101:レトリック君
07/05/10 01:11:46 I7rVz91G
>>96
心配ならthx、しかし２ｃｈは遊び、気にならないﾀﾁなので、
気分でハンドルは変えてます。(しかしこのスレ保存してどうすんの…)
>>97
くだらんよ。SPEではなくcellをSIMDとして使いなされ。
102:レトリック君
07/05/10 01:15:52 I7rVz91G
cellは片側単精度のfmacの寄せ集めってところを１０００歩譲って我慢しても
softwareからはむちゃくちゃ使いにくそうだな。
開発者さんは大変だわ。
103:レトリック君
07/05/10 01:19:18 I7rVz91G
SMTと依存、性能特性について書こうと思ってたら
前スレから話が逸れに逸れた
また今度だ
104:レトリック君
07/05/10 01:26:10 I7rVz91G
片側じゃなくて入り口両方か…
105:Socket774
07/05/10 14:03:39 QTNM4DYi
団子は下らん話をまだ続けているのか。
CelｌのSPEにSIMD演算器が入っているのは事実だがCellをSIMDと
呼んでいいかは別問題だろう。
106:Socket774
07/05/10 14:21:21 03m9pRyn
団子は俺のＣｏｒｅ２とかキモイ発言するからな。
自己アイデンティティが特定のＣＰＵと同化してる。おかしな自称プログラマー
107:Socket774
07/05/10 15:11:32 HpzAJZpd
> CelｌのSPEにSIMD演算器が入っているのは事実だがCellをSIMDと
> 呼んでいいかは別問題だろう。
これ言っちゃうと、SIMDユニット付いてるのに
SIMDではないと言い切っていいのか、という堂々巡り開始。
108:Socket774
07/05/10 15:19:07 QTNM4DYi
>>107
いや、CellのinstructionとしてSPEのinstruction単体を含めるかって問題がある。
109:Socket774
07/05/10 15:22:33 HpzAJZpd
>>108
明らかに包含関係にあると思うが。
110:Socket774
07/05/10 15:28:45 QTNM4DYi
>>109
え？メモリ上のinstructionをSPEは直接実行できないのに？
111:Socket774
07/05/10 15:34:15 HpzAJZpd
>>110
それが何か？
112:Socket774
07/05/10 15:36:17 QTNM4DYi
>>111
わかんないならもういいよ。
113:Socket774
07/05/10 15:40:45 HpzAJZpd
>>112
全く無意味な観点からの議論だからな。
時間を浪費するにはもってこいだ。
114:Socket774
07/05/10 15:53:07 QTNM4DYi
>>113
視点の違いにより評価が変わるという事を「無意味」と表現するなんて
議論する価値のない人間ですね。
115:Socket774
07/05/10 15:56:46 HpzAJZpd
>>114
この議論では何も産まないから無意味だな。
別にどう定義すればどうなるってのは最初からわかってるしぃ。
ただの、俺様の主張をいかに押し通すかゲームｗww
116:Socket774
07/05/10 15:56:55 n3Ef0rxO
CrusoeをVIEWと考えるべきか？それともx86と考えるべきか？と似たような話か？
117:Socket774
07/05/10 16:02:03 QTNM4DYi
>>115
> 別にどう定義すればどうなるってのは最初からわかってるしぃ。
本当かどうかあやしいもんだが。下らん。
それなら面白い側に立ったほうがいいじゃないか。
>>116
そんな感じ。正直どっちでもいい。だから反団子。
118:Socket774
07/05/10 16:25:14 HpzAJZpd
>>116
だな。
AとBがあって現実的には両方が微妙に混ざってるわけだが、
定義や屁理屈でもってAとBの範囲を弄って
例えば、片方を全体化してもう一方ではない、とか言ってるだけ。
そんな、まことに不毛な議論でございます。
119:Socket774
07/05/10 20:05:02 kUTaEIWe
IBM's Power 6 promises 5GHz boost
URLﾘﾝｸ(www.theinquirer.net)
120:Socket774
07/05/10 21:54:17 Qi9VMbZY
>>102
むちゃくちゃ使いにくいが、ツボにハマった時はそれなりに速いぞ。
まあそのツボにハメる作業が大変なのだが・・・
121:・∀・）っ-○◎●
07/05/10 22:00:31 adaGpuZ9
>>106
「俺の」ってなんだよｗｗｗｗ
おまい頭おかしいｗｗｗｗｗｗｗ被害妄想きめぇｗｗｗｗｗｗｗ
122:・∀・）っ-○◎●
07/05/10 22:04:00 adaGpuZ9
VIEWってなんだおｗｗｗｗｗ
まさかVLIWじゃないよなｗｗｗｗｗｗｗ
このスレクォリティ高ぇｗｗｗｗｗｗｗｗｗ
流石、「更にcellはSIMDではない」の人だｗｗｗｗｗ
123:・∀・）っ-○◎●
07/05/10 22:12:59 adaGpuZ9
>>110
変換したコードをトレースキャッシュ上に展開しないと実行できないNetBurstアーキテクチャは
ｵﾒｰ的にはいったい何なんだよ
>>120
このスレのギャグセンスは俺のツボにハマりまくってる
本人たちにとってはガチレスだから余計おもろい
124:・∀・）っ-○◎●
07/05/10 22:27:05 adaGpuZ9
>>107-108
そもそもSPEを全く使わなくともPPEだけでSIMD演算はできる。
SPEがSIMD演算「しかできない」だけ。
ID:QTNM4DYiは頭悪すぎます
125:レトリック君
07/05/10 22:40:28 ZPJ5zrqx
MMXもSIMD拡張だがMMX Pentiumは…
126:・∀・）っ-○◎●
07/05/10 22:41:28 adaGpuZ9
「CellはSIMDである」なんて誰も言ってなかったのに唐突に
SIMDではないと言った馬鹿本人の登場です
127:レトリック君
07/05/10 22:41:48 ZPJ5zrqx
>>123
NetBurst architectureと言います。
128:・∀・）っ-○◎●
07/05/10 23:02:05 adaGpuZ9
ホント、次スレのテンプレに追加したいくらいの爆笑レスの宝庫だな
129:Socket774
07/05/10 23:07:07 QIDPOvKU
すっかりネタスレ化したな
130:Socket774
07/05/10 23:56:50 shjkxm9J
Reborn Sun Micro plots server CPU push
URLﾘﾝｸ(www.eetimes.com)
まあ特に新しい情報はありませんが、このスレ的には↓ここらあたりかな
> "We don't have the volume Intel has, so we will not compete on cost. Intel has
> the best transistor designers--they are leading the semiconductor industry--so
> we will not compete with them in frequency. So we decided to compete in
> architecture. That is the only thing left, and not anyone's monopoly," said Yen.
131:・∀・）っ-○◎●
07/05/11 00:03:56 adaGpuZ9
またすぐ re-"bone" しそうな・・・・
132:Socket774
07/05/11 00:07:20 shjkxm9J
>>131
つかIDがGPUｗ
133:・∀・）っ-○◎●
07/05/11 00:11:15 TeONZpf9
今気づいた
しかもadaとは熱いな
134:Socket774
07/05/11 00:19:28 C8OcO+TW
CPUスレなんだから、むしろz9だろ
135:Socket774
07/05/11 15:21:58 INgAr72e
>>129
団子の妄想ネタスレだろ。他人が書いたネタを基に妄想して次世代を語る。
そして団子風味の解析や予想が加わったとたん怪しくなる。
いろいろ突っ込まれて苦しくなったら、地下にもぐり。
まとめて猫パンチレスを返す。そして、何故か好意的な単行レスがつく。
これの繰り返し。
なんだかんだ言う割りにコード晒したことはない。
136:Socket774
07/05/11 15:52:05 ERWoXXsT
2bit以上のCPUは概ねSIMDな命令を持つ
137:Socket774
07/05/11 16:01:28 Xuaezxei
>>135
ム板ではそこそこ晒してるっぽいが。
まぁ、お前、団子が嫌いなのは分かったがそこそこにしね？
能力の無い人間がグダグダ言っても始まらんぞ
ネタが無いなら出せ。
怪しいなら突っ込め。
>>136
どこら辺がM？
138:Socket774
07/05/11 16:32:38 V6DgauUI
ゲハでCellのスカラ演算が遅い云々の議論でmacヲタを撃破してたな
珍説を唱え続けるも団子が公開した実測結果には勝てなかったようだ
あれはもう暫く出てこれないだろ。
139:Socket774
07/05/11 16:45:41 ERWoXXsT
>>137
たとえばZ80には8つの1bitデータ同士の論理和を同時に行える命令がある
などと自分でネタ解説しなければいけないのが空しい
140:Socket774
07/05/11 17:06:34 Xuaezxei
ごめんごめん
>>136の意味が日本語として分かってなかった。
141:MACオタ
07/05/11 18:47:14 5t4FVfG5
TheInquirerのPOWER6ネタ2題す。3GHzしか出ない(>>33とか)というのわ、誤報だったようで。。。
URLﾘﾝｸ(www.theinquirer.net)
---------------------
IBM HAS promised its partners that its Power 6 processors will hit between 4 to 5GHz
pretty soon now, with each SMT2 core accessing 4MB of L2 memory, and sitting astirde a
32MB level three controller.
---------------------
URLﾘﾝｸ(www.theinquirer.net)
---------------------
The Power 6 processor 5622 includes a 4.2GHz chip, an 0/2 core Power 6 and 12 DDR-2
memory slots. The Power 6 5621 upgrade is similar but includes eight DDR-2 memory slots,
he gurgled.
---------------------
142:Socket774
07/05/11 19:33:39 Fx1BE/I1
>>139
ネタとしてもつまんなすぎる
143:Socket774
07/05/11 19:46:49 Xuaezxei
>>141
ふーん
「4GHzなんてすぐ出るよ！」とか言ってたIntelみたいにならなきゃいいけど。
OoOやめてクロックあんま上がりませんでした、じゃシャレにならんからね。
そうならPower死ぬかもね。
あ、加算命令って2オペランドだからSIMDじゃね？
144:Socket774
07/05/11 19:47:58 Xuaezxei
ん、4GHzは今度のPenrynで達成しちゃう可能性があるのか…
145:・∀・）っ-○◎●
07/05/11 21:07:56 TeONZpf9
分割要素ごとにせめてラップアラウンドや飽和処理しないとSIMDとは胃炎だろ
146:MACオタ＞143 さん
07/05/11 21:16:29 5t4FVfG5
>>143
-------------------
「4GHzなんてすぐ出るよ！」とか言ってたIntelみたいにならなきゃいいけど。
-------------------
6月だか7月だかに発表されるようなサーバー製品が実物でバリデーションが終っていない訳が
無いす。デスクトップPowerPCのように大量生産して外販する部品じゃ無いすから、歩留まり等わ
別の話すけど。
147:Socket774
07/05/11 21:48:27 RJ2/+MUE
>>143
IBMだって「3GHzなんてすぐ出るよ！」って言ってたじゃないか
148:・∀・）っ-○◎●
07/05/11 22:06:52 TeONZpf9
実はPS3のCellのクロックは3.2GHzではなく3192MHｚ
149:レトリック君
07/05/11 22:41:26 NVbWV9hR
ム板ってどのｽﾚだ。Haskell、Scheme、Pythonでは見かけんな。
叩きに行こうかなﾆﾔﾆﾔ
150:・∀・）っ-○◎●
07/05/11 22:50:13 TeONZpf9
SIMDではない君おはｗｗｗ
×叩きに
○叩かれに
151:Socket774
07/05/11 23:26:53 5l8wo0tF
>>143
このスレらしくはないが、自作板住人ぽいレスだなｗ
152:レトリック君
07/05/12 00:52:38 U2v9uyJR
おはって…
嘴の黄色い小僧になつかれちまった。やれやれ
そろそろ次の謎発言としゃれこむか。
SMTはCMTと異なり、threadの独立性が高くなるほど
migrationによるscalability抑制の性能特性要因を持つ。
153:・∀・）っ-○◎●
07/05/12 06:31:22 wA/vLTHp
中途半端に日本語と英語混ぜるなボケ
154:Socket774
07/05/12 09:05:21 wmSyDxhy
妄想ネタ書くなボケ
155:・∀・）っ-○◎●
07/05/12 09:16:00 wA/vLTHp
>>154＝妄想家
156:Socket774
07/05/12 10:24:03 4V7fONaX
>>152
んじゃオジサンがクソつまんねーたとえ話を披露してあげよう
CMPは一つの机で二人が仕事してる
SMPは別の机で二人が仕事してる
157:MACオタ＞156 さん
07/05/12 10:36:56 gD9+7XNL
>>156
こうだと思うす。
・SMP: 別の机で二人が仕事
・CMP: 一つの机で二人が仕事、でも筆入れわ 二つ
・SMT: 一つの机で二人が仕事、筆入れも一つ
158:Socket774
07/05/12 13:02:51 jYGJWy07
>>120
ツボッた時は速いって何かCPUというよりDSPだな
159:レトリック君
07/05/12 13:30:05 /u1syYKZ
SMP: 二つの机にそれぞれ文房具があり、それぞれの机で二人が仕事
CMT: 一つの机に二つの文房具があり、二人が並んでお仕事
SMT: 一つの机で文房具を二つ使って一人が二つの仕事をﾋｰｺﾗ掛け持ち
じゃない？
160:MACオタ＞レトリック さん
07/05/12 13:48:34 gD9+7XNL
>>159
理解できていないのわ、譬とリソースの概念のどちらなんすかね。。。
161:・∀・）っ-○◎●
07/05/12 13:50:48 wA/vLTHp
SPEの場合だけレジスタはメモリという人は
言うことが違うな
162:Socket774
07/05/12 13:58:40 pWCfv6Sz
>>157ＳＭＴ出てくると↓になっちゃう
チップ→机
同時に動くスレッド数→人数
コア→筆入れ
コア→仕事する人にしたほうがよくない？
163:MACオタ＞団子 さん
07/05/12 14:01:16 gD9+7XNL
>>161
-------------------
SPEの場合だけレジスタはメモリという人は
-------------------
この話すか？レジスタわキャッシュ的に使うと書いたすけど、メモリとわ書いていないように見えるす。
もりかして「メモリ階層」という概念をご存じ無くて、メモリ＝メインメモリという思い込みなんすかね。。。
ｽﾚﾘﾝｸ(ghard板:656番)
===================
656 名前：MACオタ＞団子 さん 投稿日：2007/05/10(木) 03:53:14 ID:DvaX376M0
[中略]
SPUにおけるトップレベルのメモリわ、汎用レジスタそのものと考えれば良いかと思うす。
===================
ちなみにSPEに限らず、Itanium等、沢山レジスタがあればregister-blockingなんてキャッシュと
同様のテクニックが可能す。
URLﾘﾝｸ(icl.cs.utk.edu)
164:・∀・）っ-○◎●
07/05/12 14:08:39 wA/vLTHp
ルネサスの技術者が殆どのケースで汎用レジスタは16本あれば十分って言ってるんだがな。
長いレイテンシの隠蔽を前提するにはテクニックが必要だっていうのはまあその通りなんだが
コンパイラレベルではどうしようもない変な条件が付く時点で、それは結局スカラ演算弱いんでしょってことで。
165:MACオタ＞162 さん
07/05/12 14:08:48 gD9+7XNL
>>162
最近、本気でプロセッサのボトルネックがデコーダにあるとか考えているヒトがいそうで恐ろしい
すけど、SMTの概念わ命令自体わキューに無尽蔵に詰まっていて、実行リソースを分け合う
というモノす。
現実にわ、命令キュー(ROB)のサイズ自体に制限があるために 「命令自体わキューに無尽蔵に
詰まっていて」の部分が成り立たなくて、色々工夫が必要なんすけど。。。
166:Socket774
07/05/12 14:09:53 FFVqGsn4
コアを人間に喩えるか演算ユニットを人間に喩えるかの違いかな
1つのスレッドを1つの仕事に喩えた方が俺にとってはわかりやすいけど
167:MACオタ＞団子 さん
07/05/12 14:11:23 gD9+7XNL
>>164
----------------
ルネサスの技術者が殆どのケースで汎用レジスタは16本あれば十分って言ってるんだがな。
----------------
汎用レジスタ32個のAVRアーキテクチャに対するFUDかと。。。
168:レトリック君
07/05/12 14:30:33 baQtcMoW
理解できないのは「譬」の読みかな。
ﾓﾚの例えでは
人間＝演算ユニット
文房具＝中のリソース
机＝core・L2
(そして部屋=chip)
169:レトリック君
07/05/12 14:35:48 baQtcMoW
必用な汎用レジスタの本数ねぇ…
用途によっては数個で十分、別の用途では256あっても
全然足らない(codeの急激な増大をまねく)。
対象と判定条件で全然違ってくる、そう言う議論だな
170:Socket774
07/05/12 14:36:22 BXpFFjEK
伸びてると思ったらこれかよ、orz
171:Socket774
07/05/12 14:36:57 FFVqGsn4
読み返してみたらわけわからないこと言ってるな
>>166の二行目は無かったことに
172:Socket774
07/05/12 14:38:34 BXpFFjEK
汎用レジスタは4本、多くても8本で十分だろ
68kが出たときには、こんなたくさんあるのに
使えるやついるのか?とモトローラに問い詰めたかった
173:Socket774
07/05/12 14:50:14 FFVqGsn4
>>168
あれ？そうなんだ
それだと>>166の1行目もなかったことにｗ
174:・∀・）っ-○◎●
07/05/12 14:51:01 wA/vLTHp
URLﾘﾝｸ(resource.renesas.com)
てか演算のレイテンシ馬鹿みたいに大きくなきゃそんなに要らんよ
175:Socket774
07/05/12 14:56:30 sFnyD+05
「組み込み用途ならば」って書いてある気がする
176:・∀・）っ-○◎●
07/05/12 14:58:47 wA/vLTHp
UNIX上のプログラムでも16変数以上は稀とあるな
177:MACオタ＞団子 さん
07/05/12 15:00:34 gD9+7XNL
>>174
図3を素直に信じると、要素数16以上の配列を使う関数ってほぼ0ってことになるすけど(笑)
15文字制限のprintfがメジャーな世界ってあるすか？
配列わポインタしか勘定に入れていないとか、色々ごまかしがありそうす(笑)
178:レトリック君
07/05/12 15:00:59 XNhNW89w
ルネの石の設計者って、あまりsoftware分かってない
unix使えるﾔｼどれほどいるのか
だから鵜呑みはどうかと
179:・∀・）っ-○◎●
07/05/12 15:04:27 wA/vLTHp
配列を全部レジスタに配置するような変態アーキテクチャは要らんだろ
アドレッシングモードをリッチにした方がいい
180:・∀・）っ-○◎●
07/05/12 15:04:46 wA/vLTHp
ベクトル演算がわかってないカスは黙れ
181:・∀・）っ-○◎●
07/05/12 15:06:29 wA/vLTHp
SHの開発主任は麻布から東大の典型的秀才
182:MACオタ＞団子 さん
07/05/12 15:06:42 gD9+7XNL
>>179
UNIX上のプログラムで「関数呼び出し時の引数とローカル変数の数」が16個以下になる例が、
統計的に100%なんて戯言を信じるかどうかって話すけど(笑)
183:レトリック君
07/05/12 15:07:05 XNhNW89w
streamのCSEのことも、たまには思い出してやって下さい
184:Socket774
07/05/12 15:08:54 FQ2CjqB1
三大糞コテの同窓会かよ
185:レトリック君
07/05/12 15:09:06 XNhNW89w
>>
ﾆﾔﾆﾔ
186:レトリック君
07/05/12 15:10:04 XNhNW89w
同窓会、いち抜けた ﾉｼ
187:・∀・）っ-○◎●
07/05/12 15:10:16 wA/vLTHp
レジスタの多さに甘んじて実行レイテンシを短くする努力を怠る糞アーキは
メチャメチャにホロン部
188:MACオタ＞団子 さん
07/05/12 15:12:30 gD9+7XNL
>>187
滅ぶかどうかわ知らないすけど、本気でローカル変数だけでも16個以下の関数しか世の中に存在
しないと思っているかどうかが知りたいす。
189:Socket774
07/05/12 15:12:33 sFnyD+05
団子おすすめのItaniumはどうなの？
190:・∀・）っ-○◎●
07/05/12 15:15:48 wA/vLTHp
俺自身がローカル変数100個とか平気で使うし。レジスタが多ければね。
んで、どこに100%なんて書いてあるんだ？
191:MACオタ＞団子 さん
07/05/12 15:22:26 gD9+7XNL
>>190
-----------------
どこに100%なんて書いてあるんだ？
-----------------
これを信じているかどうか？という質問す。
URLﾘﾝｸ(resource.renesas.com)
192:・∀・）っ-○◎●
07/05/12 15:32:03 wA/vLTHp
＞変数が10個以下の関数が95％以上を占めることがわかった。
とは書いてあるが、16個までで100%うんぬんはどうみても脳内妄想です。
本当にありがとうございました。
Itaniumがあんだけのレジスタが必要なのはユニット数が多いからでそ。
まあ、SHが否定してるPA-RISCの血統も引き継いではいるんだが。
まあ、汎用レジスタ8本のx86のほうがPowerPCを搭載したMacを
大きく引き離すようになった時点で、レジスタ本数が本質じゃないことは
既に分かり切ったことかと。
193:MACオタ＞団子 さん
07/05/12 15:42:13 gD9+7XNL
>>192
-------------------
＞変数が10個以下の関数が95％以上を占めることがわかった。
とは書いてあるが、16個までで100%うんぬんはどうみても脳内妄想です。
-------------------
URLﾘﾝｸ(resource.renesas.com)
しつこいようすけど、この図を見て何％に見えるのかが聞きたいす。まともな科学教育を
受けていれば、目盛りがついたものわどこまでが有効数字か教わっている筈かと。。。
194:Socket774
07/05/12 15:44:47 sFnyD+05
つか>>169が正しいと思う
とか書くとレトリック君の自演と思われるかな
ほぼ入れ替わりで出てきちゃったし
195:・∀・）っ-○◎●
07/05/12 15:45:57 wA/vLTHp
プレゼン用に簡略したグラフにいちゃもん付ける馬鹿は手に負えない
196:Socket774
07/05/12 15:48:41 1jWIzerW
関数呼び出し回数の割合だから、多変数関数が存在しててもほとんど呼び出されない、ってことでしょ。
>>192
Itanium のは、いっぺんに128個使うつもりではなくて、
ループでのレジスタのローテイトとか、SPARC風レジスタウィンドウのためでは？
あと、
8レジスタじゃ少なすぎるから、x86-64では16になったんでは？
197:MACオタ＞団子 さん
07/05/12 15:49:36 gD9+7XNL
>>195
---------------------
プレゼン用に簡略したグラフ
---------------------
URLﾘﾝｸ(resource.renesas.com)
=====================
出典：日経エレクトロニクス1997年7月14日号開発ストーリ「SHマイコン開発-第1回」P129-132
=====================
「大阪府立大院生が論文データを捏造 理想的な数値１千個」
URLﾘﾝｸ(www.asahi.com)
=====================
トランジスタの特性を示す二つのグラフのデータのとり方の不自然さに助手らが気づいた。
=====================
198:・∀・）っ-○◎●
07/05/12 15:52:44 wA/vLTHp
なんにせよ汎用レジスタ8本のCPU作ってる会社が半導体業界のトップに君臨してるわけで
無論ルネサスも業界屈指だな
199:MACオタ＞団子 さん
07/05/12 16:01:52 gD9+7XNL
>>198
----------------
無論ルネサスも業界屈指だな
----------------
素直に「業界屈指の」ルネサスなんで捏造資料と気付かずに騙されたと書けば良いかと。。。
学歴コンプレックス(>>181)も気にしないほうが良いと思うす。
200:・∀・）っ-○◎●
07/05/12 16:04:44 wA/vLTHp
捏造資料って言いがかりかｗｗｗｗｗ
SPUのレジスタがメモリだと主張したりデータも示さずスカラ演算が遅くないと言ったり
妄想に限りがないな
201:MACオタ＞団子 さん
07/05/12 16:06:15 gD9+7XNL
>>200
---------------
捏造資料って言いがかりかｗｗｗｗｗ
---------------
でわ、>>193へ回答をお願いするす。数字を書くだけだから簡単だと思うすけど。。。
202:・∀・）っ-○◎●
07/05/12 16:10:46 wA/vLTHp
ほぼ100%とは思うが、スケールの具合からして有効数字はまずないな
グラフが途中で切れたように見えるのはプロットツールの問題じゃないのか
学術論文そのまんまを持ち出してきてるわけでもあるまい。
203:MACオタ
07/05/12 16:11:21 gD9+7XNL
参考までに、目盛りの読み取り方の常識をどうぞ。
URLﾘﾝｸ(kuchem.kyoto-u.ac.jp)
--------------------
通常、ビュレットなどの目盛りは最小目盛りの十分の一（通常 0.01 mL）まで読むことになっている。
--------------------
204:Socket774
07/05/12 16:14:15 sFnyD+05
100%かどうかなんて、どうでもいいのに
今回の話は、99.99%か100%かで結論が変わるようなものじゃないでしょ
205:MACオタ＞団子 さん
07/05/12 16:16:01 gD9+7XNL
>>202
まずこの件について
----------------
学術論文そのまんまを持ち出してきてるわけでもあるまい。
----------------
日経エレクトロニクスわ学術論文扱いす。例えば、URLﾘﾝｸ(www.sel.co.jp)
その上で、
----------------
ほぼ100%とは思うが
----------------
>>182をどう思うすか？
206:Socket774
07/05/12 16:16:18 sFnyD+05
それより>>196はスルーしちゃうの？
まあ2人でおしゃべりしてる方が楽しいのかも知れないけど
207:・∀・）っ-○◎●
07/05/12 16:22:40 wA/vLTHp
あと、あっちのネタで悪いけどSPUで遅くならないスカラ演算のコードをいい加減、示してくださいね
もちろん机上の空論なら聞きたくない
ちなみに俺がCell向けに書いたMTのコードは本家へのコミットも検討してるくらいなんで
いつでも公開しますよ
208:MACオタ＞団子 さん
07/05/12 16:28:03 gD9+7XNL
>>207
SFMTの件なら、その後ソースコード見つけたす。シフト演算の山なんすね。
「机上の空論」で悪いとわ思うすけど、シフト演算わpermuteと同じパイプで行われるから、
この仮定が成り立たないというだけの話かと。
ｽﾚﾘﾝｸ(ghard板:661番)
--------------------
661 名前：MACオタ＞団子 さん 投稿日：2007/05/10(木) 04:04:30 ID:DvaX376M0
>>657
スカラとベクトルがIPC的に一緒(当然ベクトルわ並列分だけスループットが高い)なので、
特にスカラが遅いということわ無いす。
permuteと演算わ別パイプラインになっているすから、並列動作可だし。
--------------------
209:・∀・）っ-○◎●
07/05/12 16:30:28 wA/vLTHp
>>206
えーっとなんだったっけ？
REXはコードサイズが増えて性能低下するケースがあるよね。
だから一概に良いとは思わない。
まあ、何事も向き不向きはあるよね
210:・∀・）っ-○◎●
07/05/12 16:36:56 wA/vLTHp
そもそも16バイト単位の読み書きしか出来ないプロセッサで
4バイト単位のスカラ演算を行うにはシフトは必ず発生する
だからこそ遅いって言ってるんだよ
ちなみに要素毎（32ビット迄）シフトはeven、バイトシフトはoddだ
211:Socket774
07/05/12 16:37:24 sFnyD+05
> まあ、何事も向き不向きはあるよね
うはｗ
212:Socket774
07/05/12 16:43:12 sFnyD+05
まあ、キャッシュですら遅いってんで、レジスタを拡張してなんとかならんか
って研究は、そこここでやってるらしいね
つっても詳しい話は知らん（というよりわからんｗ）けど
213:・∀・）っ-○◎●
07/05/12 16:47:14 wA/vLTHp
ちなみに、あのネタ書いてから斉藤君とはメールで話やってて
SPE向けの最適化について助言貰っている。
昔、レジスタに番地が振られててレジスタ上にコードを並べると高速に
実行できるプロセッサが存在したそうな
214:Socket774
07/05/12 17:01:07 sFnyD+05
へぇ
215:MACオタ＞団子 さん
07/05/12 17:13:32 gD9+7XNL
>>213
-----------------
レジスタに番地が振られてて
-----------------
組込みだと現行の機能す。
URLﾘﾝｸ(www.atmel.com)
URLﾘﾝｸ(www.atmel.com)
216:MACオタ＞団子 さん
07/05/12 17:15:04 gD9+7XNL
で、>>205にコメントわ付かないすか？
217:・∀・）っ-○◎●
07/05/12 17:16:08 wA/vLTHp
SPEをスカラ演算に使ったときのロード・ストア・パーミュテーションの
レイテンシをじゅうぶん隠蔽できるケースの方が稀。
だから遅い。自明の理。
逆にあれだけのレイテンシが隠蔽できるくらいデータ並列性があるなら、SIMD化できる。
結局スカラ性能は悪い。
218:・∀・）っ-○◎●
07/05/12 17:18:25 wA/vLTHp
グラフ捏造云々は詭弁者の言いがかり。それ以上でもそれ以下でもない。
その実態はSPEでスカラ演算が遅いことの反証すら出来ない雑魚ｗｗ
219:・∀・）っ-○◎●
07/05/12 17:21:00 wA/vLTHp
データの正確さに拘る人間が自分では一切データを用意せず空論を語る矛盾
220:MACオタ＞団子 さん
07/05/12 17:30:02 gD9+7XNL
>>217-218
暴れるのわ結構すけど、ローカル変数の数の話わ何処に行ったすか？
------------------
ロード・ストア・パーミュテーションのレイテンシ
------------------
これについてわSIMDでもスカラでも一緒なんで、アーキテクチャの問題じゃなくて実装の問題す。
SIMDが速くてスカラが遅いというのとわ違うかと。。。
221:レトリック君
07/05/12 17:34:16 Z8HpemwG
>>193
このグラフはひどいな、実態からかけ離れている。
その辺にころがっているデータの都合良い部分を使ったんかいな。
レビューは受けてないのかな…
222:Socket774
07/05/12 17:37:31 1jWIzerW
>>220 MACオタ
16変数以上の関数があっても、それの「呼び出し回数の割合」は限りなくゼロに近い。
みんな分かっているが、団子がとぼけた答えをしているので、いつまでも終わらない。
二人の馴れ合い。
223:レトリック君
07/05/12 17:37:40 Z8HpemwG
がしかし、引数＋変数の数だけregisterが無ければstallするという訳ではないんだよね。
よほど関数bodyが小さくない限り。
従って変数の個数でregisterの個数が多い少ないって議論は片手落ち。
ーみつをー
224:レトリック君
07/05/12 17:39:22 Z8HpemwG
>>222
なんだ二人はラブラブだったのか…
水を差しちゃ遺憾な、そっとしておいてあげるわ ﾉｼ
225:・∀・）っ-○◎●
07/05/12 17:42:48 wA/vLTHp
どーみてもパーシャルリード・ライトをサポートしないアーキテクチャの問題ですが。
なんにせよコードすら書いて検証できず詭弁ばかり並べる人よりも
多少おおざっぱでもグラフを出して説明出来る人の方が
説得力はダントツ上かと思います
まあ、SHの件は麻布高校出身のエリート（ちなみに同級生にかの古川享もいる）から
屈折した感情持っても仕方ないなと思ってしまいますでつよ。
226:・∀・）っ-○◎●
07/05/12 17:50:13 wA/vLTHp
PCREをSPEに移植してみてください。もちろん遅くならないように。
うーんでもやっぱ口だけの人には無理かな
227:MACオタ＞222 さん
07/05/12 17:53:53 gD9+7XNL
>>222
--------------------
16変数以上の関数があっても、それの「呼び出し回数の割合」は限りなくゼロに近い。
--------------------
広く使われて(多くの場合)16変数以上使う関数の例わ>>177に書いた通りす。
配列をポインタの1変数として数えるようないかさまをしない限り、16変数以下がほぼ100%というのわ
無理かと思うす。
228:・∀・）っ-○◎●
07/05/12 18:00:06 wA/vLTHp
変数の個数云々の検証はレジスタ本数の決定のためであって
あたかも配列の要素数分だけレジスタを使うかのような詭弁はやめるべきだな
229:Socket774
07/05/12 18:06:16 1jWIzerW
>>227
配列は a[i] のiがimmediateで指定できるときは、レジスタに展開できる、
for(i=0;i<4;i++) a[i]=... → a0=, a1=, a2=, a3=
だけど
a[i] = b[ c[i] ] みたいな演算をしたいときは、
ファンタスティックなレジスタ指定が必要になります。
230:MACオタ＞団子 さん
07/05/12 18:06:42 gD9+7XNL
>>228
やっと正気に戻ったようすね(笑)
-------------------
変数の個数云々の検証はレジスタ本数の決定のため
-------------------
その場合、レジスタ本数の増減による性能の差を検証する必要があるす。
また所要レジスタの数も汎用レジスタが完全に対照か、一部の命令で使用するレジスタが
固定されているかどうか、等も大きく影響するかと思うす。
例えば>>215に上げたAVRの例でわ、一部のレジスタが直値の代入ができないために、
ldi r16, 1
mov r1, r16
のようなコードになってしまうことがあるようす。
231:MACオタ＞229 さん
07/05/12 18:10:32 gD9+7XNL
>>229
>>227わレジスタの話とまったく関係なく、ローカル変数が16個以下ということが一般的か？
という疑問す。
例えばa[100]という宣言が、1変数と数えるのか、100+1(ポインタ)+1(インデックス)と考える
べきか。。。ということなんすけど。
232:・∀・）っ-○◎●
07/05/12 18:15:20 wA/vLTHp
うわっ
CのABIをまるで解っていない
233:Socket774
07/05/12 18:20:03 1jWIzerW
くどいな。
レジスタだけではなく、
b[ c[i] ] なんて操作をしたい場合は、b0,b1,b2,b3... では代用できないんだから、
b[] で一まとまりの変数として考えるべき。だから配列なんだろ。
234:MACオタ＞233 さん
07/05/12 18:25:02 gD9+7XNL
>>233
------------------
b[] で一まとまりの変数として考えるべき。だから配列なんだろ。
------------------
大きさわ、どうでも良いすか。。。
コードを書いたら、"segmentation fault"ばかりになりそうすね(笑)
235:・∀・）っ-○◎●
07/05/12 18:40:10 wA/vLTHp
くだんね
配列があったら全要素レジスタ変数に展開しろとでも教育された可哀想な人なんだろうな
236:Socket774
07/05/12 18:43:49 UP2odql5
ベクトルプロセッサだとどうなるのかレトリック君に解説をお願いしたい
237:・∀・）っ-○◎●
07/05/12 18:45:27 wA/vLTHp
int func1(int a[8]);
みたいな関数の引数が8個とか10個とか思っちゃう人なんだろうな。
ポインタはどこでも指せるから2^32個とかになるのか。
ト
238:レトリック君
07/05/12 19:07:30 YJKBuV4r
ん？b[ c[i] ]のような二重ﾘｽﾄのvector化？
pre-load命令を持たないV.P.の場合は;
innermost loop;
1)まずindex配列c[i=0～511]がmemoryから直接ｻﾞｰｯと
register file r0～r511にloadされる(vector SIMD load命令)。
2)次にb[r0～r511]に対する
load命令とそれに続く->演算->store 命令が（全てvecor SIMD命令）
vector pipelineにchaining投入されてゆく
このblocking=512のinnermost loopの外側に
512sttep widthのouter loopが形成される。
こんな感じだったかな。blockingはcompierが自動的に行う。
prelaod命令を持つarchでは二重ﾘｽﾄの間接的な要素を直接loadできるので
1)と2)をマージしたようなinnermost loopになる
はず、なんﾁｯﾁｗ
239:レトリック君
07/05/12 19:14:02 YJKBuV4r
こうやって改めて書くとSIMD拡張とはまるっきり別物だな。とくに2)が。
だからxlfやintel compilerでvector directiveを挿入してvector化したと
思っているﾔｼみると、ああ、この人は…と、ついね、思っちゃう訳。メシだ ﾉｼ
240:Socket774
07/05/12 19:19:20 UP2odql5
>>238
ありがと
ベクトルパイプラインの数だけレジスタも用意されてるってことでいいのかな
（しろーとですんまそ）
ついでに、スカラプロセッサにSIMDを組み込む場合にはレジスタをどうすれば
いいのか教えて 数を増やす？サイズを大きくする？
241:Socket774
07/05/12 19:21:40 UP2odql5
あ、続きあったのか
> ああ、この人は…
まあ、そう言わずに教えてくださいな
242:レトリック君
07/05/12 19:24:17 2IcgcX+0
>>240
上は違う。pipelineは8とか16本。register fileは512とか1024
考え方としては各streamを16本のpipelineに割り振る感じ
下は質問の意味が今一分からないよ。メシに行くので ﾉｼ
243:Socket774
07/05/12 19:42:08 0MLiedM0
レジスタのカバー率なんて、計測対象によって変わって来るものに有効桁数なんて意味がないから。
MACオタみたいな勤勉な低能を見ると可哀想になってくるな。
244:MACオタ＞243 さん
07/05/12 19:49:29 gD9+7XNL
>>243
まあ話をすりかえたいのわ分かるすけど、
--------------
レジスタのカバー率なんて、
--------------
レジスタのカバー率じゃなくて、「関数呼び出し時の引き数とローカル変数の数 (単位:個) 」す(笑)
URLﾘﾝｸ(resource.renesas.com)
245:Socket774
07/05/12 19:50:30 UP2odql5
> 上は違う。pipelineは8とか16本。register fileは512とか1024
なるほど
> 下は質問の意味が今一分からないよ。
自分でも何を聞きたいのか分かってないのかもしれないｗ
えーと、たとえば32bitプロセッサで128bit幅のSIMD命令を追加するとして
32bitレジスタを4個用意した方がいいのか、128bitのレジスタを1個用意
した方がいいのか、とかそういう話を期待してた
あとは最適のレジスタ数はSIMD無しの時とくらべて変わるのかなとか
（なんか書いてて己の馬鹿さ加減に恥ずかしくなってきた）
> メシに行くので
後でも良いので 気が向いたらで良いので
246:Socket774
07/05/12 20:00:21 4V7fONaX
SPUのスカラ性能は、道具立ての貧弱さから来る印象よりは行けてるって感じ
かね。配列アクセスをスカラでやるようなまねをするととっても遅いってのは
串団子の言う通りだが、レジスタ変数を有効利用できるようなケースでは遅く
ないってのはMACオタの言うとおり。
大体、どういうケースで何と比較してってのを明確にしなきゃ話にならん。
それはそれとして、PPUは情けない。
247:Socket774
07/05/12 20:01:15 hCjL26Kx
>>244
はいはい
「関数呼び出し時の引き数とローカル変数の数 (単位:個) 」なんて、計測対象によって変わって来るものに有効桁数なんて意味がないから。
MACオタみたいな勤勉な低能を見ると可哀想になってくるな。
248:Socket774
07/05/12 20:03:36 hCjL26Kx
>>245
32bitレジスタ*4だと、ポート数も4倍必要なので
普通はそんなことはしないよ
249:MACオタ＞247 さん
07/05/12 20:07:23 gD9+7XNL
>>247
で、有効桁数って何の話なんすか？
250:Socket774
07/05/12 20:09:54 hCjL26Kx
>>239
>>238は正しいのだが、スカラープロセッサでの所謂ベクトル化もほとんど同じだよ。
要素ごとに命令を発行するのが違いなだけで。
251:Socket774
07/05/12 20:11:04 hCjL26Kx
>>249
193 名前： MACオタ＞団子 さん [sage] 投稿日： 2007/05/12(土) 15:42:13 ID:gD9+7XNL
>>192
-------------------
＞変数が10個以下の関数が95％以上を占めることがわかった。
とは書いてあるが、16個までで100%うんぬんはどうみても脳内妄想です。
-------------------
URLﾘﾝｸ(resource.renesas.com)
しつこいようすけど、この図を見て何％に見えるのかが聞きたいす。まともな科学教育を
受けていれば、目盛りがついたものわどこまでが有効数字か教わっている筈かと。。。
252:Socket774
07/05/12 20:11:10 4V7fONaX
>>242
streamをpipelineに割り振るってどういうことだ？ベクタ命令内部のデータ並列
で並列演算パイプラインを駆動するってのが典型的なベクタプロセッサだと
思うが。
253:MACオタ＞251 さん
07/05/12 20:14:24 gD9+7XNL
>>251
それグラフを読めないヒトにしか関係ない話すけど。。。まさか、あなたも温度計の読み方とか
小学校で教わらなかったクチすか(笑)
254:MACオタ＠補足
07/05/12 20:15:51 gD9+7XNL
ちなみに団子さんわ、プライドが高すぎるのでトボケてただけで読めないわけじゃ無いす。
255:Socket774
07/05/12 20:16:45 hCjL26Kx
>>252
演算やロードストアパイプが8個とか16個とかあるのが普通で
ベクトル命令は適当に空いているパイプに割り当てる
ってことじゃろ。
256:Socket774
07/05/12 20:18:16 hCjL26Kx
>>253
このグラフを温度計のように読むやつはMACオタしかいないと思うが。
257:Socket774
07/05/12 20:19:23 oCakvo/6
日エレの特集記事が学術論文扱いって何の冗談なんだ
258:MACオタ＞257 さん
07/05/12 20:36:19 gD9+7XNL
>>257
URLﾘﾝｸ(www.google.co.jp)
259:Socket774
07/05/12 20:52:45 oCakvo/6
参考文献として使われているから日エレは学術論文っていう意味？
260:Socket774
07/05/12 20:54:00 hCjL26Kx
>>209
> REXはコードサイズが増えて性能低下するケースがあるよね。
微妙に違って、正しくは
・命令が長くなるのでキャッシュラインあたりの命令数が低下する
・プリフィックスをつけることによって、投機的な命令の切り出しの精度が低下する
ので実効バンド幅が減るのね
261:MACオタ＞259 さん
07/05/12 20:57:52 gD9+7XNL
>>259
特に「学術論文」の定義をするつもりわ無いすけど、学術論文の参考文献として
使われる程度に信頼されているという事かと。。。
262:Socket774
07/05/12 21:45:55 zGMtApwJ
>>197
下のネタは
「しばしば自分の意見を論文紹介で代弁するMACオタはバカです」
という自己紹介ですか？
263:245
07/05/13 00:23:10 iSFbLCYO
>>248
ありがとう
てことはレジスタの数を増やさずに一部を128bit化して
普段は32bitでも使えるようにしておく、って感じになるのかな
>>250
kwsk
264:レトリック君
07/05/13 00:56:51 NViMoeQ1
vector pipelineとscalarのvector的なpipelineをﾓﾚは別物だと見てる。
scalar processorでのいわゆるベクトル的な物はsoftpipeを指していると思うが
softpipeは簡略に言うと、iterationを展開してload -> 演算 -> store命令を
iteration間を跨がせる様にschedulingする事とも言える。このときCPU
pipe lineはloop bodyをあくまで縦にsequentialに流してゆくのが基本。
これはgemmの様な細いstreamのloopだとvector pipe line のsoftware +
scalar CPU pipelineによる回りくどいemulationにも似ていて、
違いはscalar命令が個々の要素に対し毎回実行される点だとも言える。
しかしloop bodyが複雑になってくるとvectorは時にwork 配列を使ってまでも
loop body をsplitし、細分化したloop内の少ないstreamをindex 変数方向に
pipeline化…横にpipelineを伸ばしそれを縦に束ねたような流れ…となるのに対し、
scalar のsoftpipeでは（配列を使ってsplitすることもできるが、load/stoerのコスト
がvectorより高いので滅多に有効ではない）大量のregister spillを起こさせながら
loop展開し、loop body内をsequentialに実行＋先行prefetchやloadを投入する。
pipelineを流れるstreamの向きが直行と言っていいほど変わってくる。
>>250 あなた素人じゃなさそうだね、ﾆﾔﾘ。酒飲んでくる ﾉｼ
265:・∀・）っ-○◎●
07/05/13 01:40:21 4phbdK/b
＞だからxlfやintel compilerでvector directiveを挿入してvector化したと
こいつ真性のアホだｗｗｗｗｗｗｗｗｗｗｗ
266:・∀・）っ-○◎●
07/05/13 01:50:16 4phbdK/b
自分でSIMD化も出来ない屑である上にコンパイラの仕事を勘違いしてるわけで
267:・∀・）っ-○◎●
07/05/13 01:52:58 4phbdK/b
>>246
悪いが、「レジスタを活用するケース」というのがごく稀な例だと思うぞ。
ほとんどのケースで、素のCプログラムをspu-gccでコンパイルすれば
激しく遅い。
268:・∀・）っ-○◎●
07/05/13 02:03:12 4phbdK/b
>>260
K8もCore2も16バイト/clkフェッチだから、命令長そのものがネックになるケースはあるよ。
>>263
あのさー、SIMDレジスタと汎用レジスタが共有されてるアーキテクチャってどれだけあると
思ってる？
Intelアーキテクチャの最適化リファレンスとか読んだことある？
XMMレジスタとFP/MMレジスタは物理的には共有した実装は多いが
汎用レジスタとは別物。
269:レトリック君
07/05/13 02:12:40 Y2C2XzUx
あなたは素人に毛が生えてるかどうかのレベルだわ。
自分の未知な世界は狭量にもｹﾁ付けて、人を中傷して憂さ晴らししてるだけ。
人から学ぶと言うことを知らない。能力と人格に問題有り。
まぁどーでもいいやﾓﾚの部下じゃないし。2chじゃ珍しくないし。
どこのcodreだか知らないが友達少なそうだな ﾉｼ
270:Socket774
07/05/13 02:17:50 7A/ESxLR
と素人が申しておりまし
271:・∀・）っ-○◎●
07/05/13 02:18:08 4phbdK/b
と、真性の素人がほざいております
272:Socket774
07/05/13 02:19:10 7A/ESxLR
かぶってしもた
273:・∀・）っ-○◎●
07/05/13 02:21:52 4phbdK/b
ベクトル演算とSIMD演算が別物って言うような無知な子だしｗｗ
274:・∀・）っ-○◎●
07/05/13 02:40:34 4phbdK/b
>>264みたいな中途半端に英単語と日本語並べる文がかっこいいと思ってるのかね
一見読みづらいから相手が難しいこと話してるなって威圧感与えたいのか
なんなのか知らんが、本質的には馬鹿さ加減が酷いというか。
＞先行prefetch
とかさ、長嶋の親父さんの「秋の秋季キャンプ」なみに無意味
275:Socket774
07/05/13 02:52:11 jfXJr8v6
URLﾘﾝｸ(homepage3.nifty.com)
276:Socket774
07/05/13 02:53:06 eYV080dG
あんまり本質的でないところに突っ込んでるな。
277:・∀・）っ-○◎●
07/05/13 02:53:40 4phbdK/b
そんなに英単語多用したいなら全部英文で書けばいいのに。
そっちのほうが読みやすいわ。
同じ流儀で一言でいえば「pedanticなレス」
知性にコンプレックス抱えた人間の典型だな。
278:Socket774
07/05/13 03:16:28 8SqH8r6f
カタカナでなければ読めないのならそう言えばいい
279:・∀・）っ-○◎●
07/05/13 03:21:19 4phbdK/b
日本語で書けるようなものまでわざわざ英単語で書く必要ないだろ
たとえば分割をsplitと書かなきゃいけない理由なんてあるか？
280:Socket774
07/05/13 03:22:43 8SqH8r6f
つremix
281:・∀・）っ-○◎●
07/05/13 03:23:02 4phbdK/b
中二病が「～である」調や使い慣れない四字熟語を多用したりするのと同じ精神構造なんだろ
282:Socket774
07/05/13 03:24:32 8SqH8r6f
どうでもいいアホクサ
283:・∀・）っ-○◎●
07/05/13 03:34:58 4phbdK/b
「偉い人の反対は偉そうな人」
ブログでえらく反響をよんでるフレーズだが、なにげに真理なんだよね。
背が高い人と背伸びをしてる人も別だし
同様に、知識人と、知ったかぶりの関係もそうだよね。
本物の知識人は他人にわかりやすいように配慮することは事欠かない。
典型的な知ったかぶりはまったくその逆で、中身のない単純な文章を
一見小難しく見せるために日本語でもいいところをむやみに英単語に置き換えたりする。
その綻びが「先行prefetch」みたいな頭の悪いフレーズなわけですよ。
284:・∀・）っ-○◎●
07/05/13 03:49:37 4phbdK/b
＞縦にsequentialに
ここもだな。長嶋クォリティを感じるのは。
285:Socket774
07/05/13 03:50:18 h7Jci3oM
>>283
>>283
権威主義者の矛盾
286:+++
07/05/13 04:03:08 oNcXQ/gI
>>団子
Itaniumのレジスタ数の多さは、SPARCみたいなレジスタウィンドウ機能と、
ループでの自動レジスタアンローリングとか、そういう理由もある。
でも、それにはもっとレジスタ欲しいと思うけど、それ以上増やせない
理由もあって・・。
SHはあれだね、16bit命令を実現するにはレジスタ数が限界だし。
ちょっと前の日経エレでの対談には、レジスタ・カラリング手法が出てきたんで
これでいいや、とか書いてあったな。
・・・SH-6を作ろうとかいう機運は出てこないのかな。
287:・∀・）っ-○◎●
07/05/13 04:43:45 4phbdK/b
高橋麻奈女史の「やさしい～」シリーズがなぜベストセラーなのか。
難しい内容を初心者にわかりやすいよう噛み砕いて本を書いてる。
あんだけ読みやすいのにツボはちゃんとおさえてる。
あんだけ多くのジャンルの本出せるんだから知識量は半端じゃないと思うが
そこをインテリぶらないのはT大卒の余裕かもね。
>>286
ルネサスとして新規に作ったR8CシリーズってSHではなくM16シリーズの流れだよね。
SHとしては携帯とか車関連で安定した市場があるからね
現状でも世界で通用する企業だし。
個人としてはARMともっとやりあって欲しいんだけど。
288:Socket774
07/05/13 07:54:13 sgR8yGmI
>>264
> scalar のsoftpipeでは（配列を使ってsplitすることもできるが、load/stoerのコスト
> がvectorより高いので滅多に有効ではない）大量のregister spillを起こさせながら
> loop展開し、loop body内をsequentialに実行＋先行prefetchやloadを投入する。
スカラープロセッサの場合はループのブロック化もやるんで、こっちのほうがベクトル化のイメージに近いんじゃないかな。
ソフトウェアパイプラインだけじゃないお。
あとレトリック君はイテレーションをまたいだやつを先行プリフェッチと言っているぽいので、べつにそんな馬から落馬じゃないから>団子
289:Socket774
07/05/13 08:17:52 sgR8yGmI
あとOoOのスーパースカラーの場合は物理レジスタがたくさんあるんだから
わざわざスピルコードいれなくてもいいよ
290:Socket774
07/05/13 08:20:54 2HN+BF3d
>>267
だから、何と比べてどういう条件で動かしたときにどういう評価基準で
「遅い」のか明確にして話をしないとただのネガキャンだよ。ちなみに、
byte/short/word load storeが無いことによる性能低下は3割ぐらいかなぁ
と思ってる。コードサイズがでかくなることも痛い。
それから、GCC＋素のCコードだとかなりタコだよ。変数をこまめに128bit
アラインするとか、ローカル変数にコピーするとかでずいぶんと早くなる。
XLCのほうはよく知らんがもっと賢いの？
291:レトリック君
07/05/13 08:31:21 3ocC1wpW
>>288
xlf 7,8の-qhot=vectorはschedulingの間隔を少し広げてlatencyの
ペナルティーを和らげようとし(効果小)
intel compiler 7,8のvector directiveはSSE命令を生成するものだったと記憶している。
自動blockingをするcompilerは…あれかなｗ、それを使っているならば
あなたも素人じゃ無さそうだね。
ただし、scalarの自動blockingはcache hit率を高めるために
折り畳んでいるのであってvector化と対比させる物はblockingした
innermost loopのL2 latencyペナルティを減らす為の疑似ベクトル化だと思う。
「やさしい～」シリーズがどうのこうのしか書けず、内容に触れることの出来ない団子は
ｵﾚのレスの内容は全く理解できていないし、あなたのﾚｽの意味も理解できていないよ。
朝飯だ ﾉｼ
292:MACオタ＞290 さん
07/05/13 08:39:12 mSmGJBHJ
>>290
------------------
だから、何と比べてどういう条件で動かしたときにどういう評価基準で
「遅い」のか明確にして話をしないとただのネガキャンだよ。
------------------
団子さんわ、自作の乱数発生コードでx86と比較して遅いと言いたいみたいすけど、
普通わ回路規模や設計の世代を考慮するとPPEやPXと比較すべきかと思うす。
293:レトリック君
07/05/13 08:40:05 3ocC1wpW
>>289
つ 多重ﾘｽﾄのsoftpipe code生成
loop bodyがほんの少し複雑になただけでregister何個あっても足りなくて
code量爆発するからｗ
あんまり書くと身元が
294:Socket774
07/05/13 08:44:37 2HN+BF3d
>>288
ブロック化を自動で上手にこなしてくれるコンパイラってある？レトちゃん
との議論は落としどころが良く分からんので、そっちにはあまりかかわりたく
ないのだが、いいコンパイラがあったら使いたいと思ってるんで。
295:レトリック君
07/05/13 08:47:29 3ocC1wpW
>>294
いいのがあるけどここにはかけない。
落としどころが見えにくいのはこっちがねた全部出し切れない理由があるからかな。
ごめんね。
296:Socket774
07/05/13 09:02:18 2HN+BF3d
>>291
blockingについては、L1＝ベクタ変数的な解釈も成り立つかと。結局、ストラ
イドとか、スキャッタ/ギャザーをあの性能でこなせるメモリシステムがベクタ
の取りえであり弱点であると思うのだ。それ以外は瑣末？というか解釈の問題
というか。
297:Socket774
07/05/13 09:08:08 3ocC1wpW
>>296
>blockingについては、L1＝ベクタ変数的な解釈も成り立つかと。
単純なprogramならそう捕らえられるけど
その考えを拡大して、頑張って造って実は複雑なsoftwareで効果が出なくて
えらく苦労したのが90年代終盤～ここ数年の一つのscalar compier技術だったと思う。
名無しに戻りますｗ
298:MACオタ＞レトリック さん
07/05/13 09:08:10 mSmGJBHJ
>>295
------------------
いいのがあるけどここにはかけない。
------------------
ここで話を完結させる気が無いというのわ、上から視点で罵詈雑言だけ書く時の団子さんと
同じレベルかと思うすけど。。。
299:Socket774
07/05/13 09:54:02 KXNItg9a
レトリック君は前からそうじゃん
肝心な所になると逃げちゃう
自分じゃ他人を馬鹿にして楽しいのかも知れないけど
傍から見ると説明が下手な頭の悪い人にしか見えない
300:・∀・）っ-○◎●
07/05/13 10:00:43 4phbdK/b
あたまがわるいひとが無理してむずかしいことを書こうとすると
不要に英単語をちりばめて自体を読みづらくすることくらいしかできない
※無論全部英文で書くことなんてできない。おそらくTOEIC300レベルだから
むろん内容自体は大したことは言っていない
301:MACオタ
07/05/13 10:18:16 mSmGJBHJ
TheRegisterのPOWER6サーバーに関する報道す。今月中にも発表されるが、対応OS
であるAIX 5.4わ遅れるとのことす。
URLﾘﾝｸ(www.theregister.co.uk)
---------------------------
Most notably, IBM has shifted from an out of order design with Power5's integer
units to an in order design with Power6. Such a drastic change will require first
AIX 5.4 and then a full software recompile should customers want to see maximum
performance.
---------------------------
Power Mac G5発売時のOS Xの状況と同じす(笑) Ashlee Vance記者自身わ、まだ
POWER6の製造問題を疑っているみたいす。チップとして歩留まりが悪そうなのわ当然
すけど、意図的にFUDをバラまいてるヒトがいるのかもしれないす。
---------------------------
We've heard consistent speculation that a manufacturing issue has crippled IBM's
ability to produce Power6 chips above 3.5GHz. Customers, however, were promised
that the initial Power6-based systems will indeed come in above 4.0GHz, during the
recent IBM ParterWorld event in St. Louis.
---------------------------
302:・∀・）っ-○◎●
07/05/13 10:19:00 4phbdK/b
>>290
spu-gccは一応、SCE純正のコンパイラなんだけどな。
ただ、メモリレイアウト云々にめんどくさいことに気を遣わなきゃいけないのは
最初からSIMD化するんだよね。
SCEも明示的にSIMD組み込み関数使えば性能が16倍出ますよって公言してる。
確かにspu-gccで明示的にSIMD化すればかなり性能良いコード吐く。
スケジューリングも悪くない。
そもそもスカラが遅いのはCellのアーキテクチャ・実装の問題だと思ってる。
SSEみたいにパーシャルリード・ライトをサポートすればかなり変わってくる筈。
303:MACオタ＞302 さん
07/05/13 10:24:17 mSmGJBHJ
>>302
-------------------
パーシャルリード・ライトをサポート
-------------------
>>300のように他人を非難するなら、ここわ」「ワードやバイトデータのロード／ストア」
とか書くべきかと。。。
304:Socket774
07/05/13 10:30:00 3XsG4Rg1
>>301
> a full software recompile
ああ、やっぱそうなのね
305:・∀・）っ-○◎●
07/05/13 10:34:22 4phbdK/b
あと、レトロ人間君はそんなに英単語使いたいなら全部英文で書いてください。
And Letroman, if you like to write English-terms so much, please write without Japanese.
306:・∀・）っ-○◎●
07/05/13 10:35:38 4phbdK/b
おっとRetromanだったかな。綴りがわかりません＞＜
307:・∀・）っ-○◎●
07/05/13 10:40:05 4phbdK/b
① パーシャルリード・ライトをサポート
② ワードやバイトデータのロード／ストアをサポート
どっちが回りくどいかね。
SSEのmovss/movsdはパーシャルリード・ライトでしょう
少なくとも１バイトの読み書きは聞いたことがない。
pinsrb/pextrbはSSE4で初めてサポートされる機能だ
308:・∀・）っ-○◎●
07/05/13 10:45:47 4phbdK/b
もっともパーシャルリードかどうかは実装依存だ。
第一要素にスカラデータをロードしろという仕様はあるが
その他の要素は不定するように仕様で決まってる。
pinsrw/pextrw/maskmovq/maskmovdquはパーシャルライトだな
309:263
07/05/13 10:52:35 QCrMuaRU
>>268
あいてしてくれて、ありがとう
すんませんね、なにぶんしろーとなもんでｗ
310:・∀・）っ-○◎●
07/05/13 10:56:23 4phbdK/b
SPEネタその続き。
16バイト境界にあわせても、ストア時にパディング領域を破壊していいかどうかの情報は
コンパイラにはわからないので、保持のためのコードを生成してしまうね。
結局SIMD組み込み関数を明示的に使うしかなかったり。
そもそもLSが256KBしかない。
パディングなんてしてられないでしょ。
311:Socket774
07/05/13 11:24:18 esNK0p2y
>>305
団子さん、はっきり言ってしつこすぎだ。
内容に対する突っ込みが>>265だけで、英単語云々に対する
突っ込みが黙々と続くのはいかがなもんかとおもうぞ。
312:・∀・）っ-○◎●
07/05/13 11:44:28 4phbdK/b
内容がないんだからそこくらいしか突っ込むところ無いじゃん
いまだにvectorの意味を誤解してるし
313:・∀・）っ-○◎●
07/05/13 12:11:02 4phbdK/b
ちなみに内容なんて、前スレで論破された記憶を喪失して
同じことを連呼してる以上のことは何もない。
したがって、何も理解しようとする必要なんてない。
英単語に置き換えて読みづらくしてるだけで相変わらず知識の狭さを露見してるだけ。
無理して英語を使おうと必死な痛い子よりもお塩ロックのほうがまだ聴けるよ
ファッキンライト
314:MACオタ＞団子 さん
07/05/13 12:34:16 mSmGJBHJ
>>307-308
---------------------
どっちが回りくどいかね。
---------------------
分野にもよるのかも知れないすけど、パーシャルリード・ライトという用語わ、バーストアクセスの方が
普通であるメモリやバス、ネットワークのアクセスで使うす。
URLﾘﾝｸ(www.google.co.jp)
315:MACオタ＠続き
07/05/13 12:35:06 mSmGJBHJ
ただQWORD以外のスカラデータでのロード／ストアわ、CELL BEが生き残ることができれば将来
の実装で追加される可能性わ大きいと思うす。歴史を鑑みても初期のAlpha AXPの実装もこんなんす。
URLﾘﾝｸ(www.hpl.hp.com)
--------------------
Only aligned longwords or quadwords may be accessed: an aligned
longword is a four-byte datum whose address is a multiple of four; an
aligned quadword is an eight-byte datum whose address is a multiple of
eight.
--------------------
微細化でトランジスタや配線が楽になれば、LSがマルチポート化されてMFCとSPUが並列動作
できるようになるのも、ありそうな話す。
そういう意味でわ団子さんの最近の文句もPower.orgやIBMのフォーラムでもっと大っぴらに書けば
建設的展開があるかもしれないす。
316:・∀・）っ-○◎●
07/05/13 12:54:19 4phbdK/b
過渡期の技術など、残る必要ない。
過去の資産を受け継いできたIntelプロセッサに部分技術が採り入れられて
Cellの役目は終わり。
317:Socket774
07/05/13 12:58:23 zMR3hkxO
そういえばLarrabeeってどうよ
URLﾘﾝｸ(arstechnica.com)
318:MACオタ＞団子 さん
07/05/13 12:58:54 mSmGJBHJ
>>316
--------------------
Intelプロセッサに部分技術が採り入れられてCellの役目は終わり。
--------------------
まあ確かにAlpha自体がその良い前例す。
319:Socket774
07/05/13 13:04:06 2HN+BF3d
>>302
配列じゃない独立データだったら、パディング入れてメモリアクセスがシン
プルになってコードサイズが減少する分を考慮すると、パディングの増分を
埋め合わせて黒字になったりする。とはいえ、さっさとスカラアクセス入れ
やがれってのは同意。
なんにせよ、できるだけレジスタに載せるとか、SIMD命令の明示的な利用ま
で含めてチューニングすれば「スカラ」なコードもかなり救える。そんなの
めんどくさくてやってられっか、という意見はもっともだが、CODECが速い
のはそこらへんのテクニックを総動員しているからだったりする。
決して「CODEC向きのプロセッサだから」じゃないんだよ。
320:Socket774
07/05/13 13:05:39 KbejpFwJ
関係ないけど
「Sonyはついに狂ったのか？」by 安藤さん
321:Socket774
07/05/13 13:09:52 zMR3hkxO
ビキニトップをペイントと見抜く眼力はさすが
322:MACオタ＞320 さん
07/05/13 13:10:08 mSmGJBHJ
>>320
このスレッド向けの話題だと、APLの件でSUNから散々な仕打ちを受けた安藤氏がRock開発遅延
の報道で嬉しそうなのが。。。
323:Socket774
07/05/13 13:22:06 zMR3hkxO
Larrabeeでなくて？
324:Socket774
07/05/13 18:32:15 Cocyux0E
>>320-323 リンク貼ってください
URLﾘﾝｸ(www.geocities.jp)
>>323
> a subset of the x86 ISA that includes some GPU-specific extensions
ISAかデコーダがグタグタになる悪寒。512ビット幅のベクトルユニットってのも。
あと、
10コア以上でL2$共有って、>10ポートのメモリで同時アクセス可能？
325:Socket774
07/05/13 18:55:22 2HN+BF3d
>>324
> 10コア以上でL2$共有って、>10ポートのメモリで同時アクセス可能？
コア毎に専属の領域を設けるとコア-メモリのIFは無理なく作れるが、その外
が大変。L2をマルチバンクメモリにするとバスとバッファに面積を食われる。
326:・∀・）っ-○◎●
07/05/13 20:36:32 4phbdK/b
どのみちレイテンシすさまじいんだからおもっきしリッチな命令を
コンプレックスデコーダでデコードさせるんでない？
x86は一応15バイト命令まではいける。
327:Socket774
07/05/14 16:00:54 4RkPiqF4
URLﾘﾝｸ(www.procable.jp)
URLﾘﾝｸ(www.procable.jp)
＞IBMやモトローラなど、デジタルの欠落の怖さを知り尽くしているメーカー
328:MACオタ
07/05/14 19:02:40 T+HlRhKp
IBMがpSeriesのホームページにPOWER6サーバー発表のリンクを載せてしまって
発表日が5/22とバレちゃったす。リンク先自体わ存在しないすけど。。。
今のところ訂正されてないみたいす。
URLﾘﾝｸ(www-03.ibm.com)
同時期にAIX 6の概要も公開するみたいすね。
329:Socket774
07/05/15 00:07:40 DAK+PHlT
おもろいな。学閥とか持ち出して来た。分かりやすく説明するのが得意なのは
分からない奴の気持ちが分かってるということだからな。
頭の良さとは関係ない。学者が教師として適格かどうかなんてどうでもいいのと同じ。
330:Socket774
07/05/15 00:31:48 ugtYNHZl
キチガイは怖いな
331:・∀・）っ-○◎●
07/05/15 01:49:53 g2fqtQte
>>329
いや、問題大あり。
民間資金や競争資金引っ張ってこなくとも潤沢に固定予算もらえてた時代ならいざしらず
校費等は大幅削減だからネクラ学者さんは総あぼーんの構図だな。
いまどきﾌﾞﾝｹｲ相手にでも研究概要説明できない学者さんは資金の調達できねーわなｗ
つーか営業力のある教授さんって民間で揉まれた人が多いと思う。