09/12/23 17:42:53 f7VFvcxH
>>479
飛ばし記事乙
どう考えても、（>>478）ソース以上の事は書いてない
PT2も作ってる最中なのに、PT3とかね・・・
Rev.B にて FPGA とフラッシュメモリに PCI リセット信号を
入力できるように変更する予定。信号は 1608 サイズの 0Ω
チップ抵抗を介して接続する。
どうせ細かい回路仕様変更にとどまる
09/12/23 17:42:53 f7VFvcxH
>>479
飛ばし記事乙
どう考えても、（>>478）ソース以上の事は書いてない
PT2も作ってる最中なのに、PT3とかね・・・
Rev.B にて FPGA とフラッシュメモリに PCI リセット信号を
入力できるように変更する予定。信号は 1608 サイズの 0Ω
チップ抵抗を介して接続する。
どうせ細かい回路仕様変更にとどまる