08/02/07 03:30:51 oCc0WyMq
>>989
今年、東芝は3bit MLCまで実用化しようという段階なのに、
43nmの2bit MLCはそれほど困難じゃないと思う。
3bitにするということは、Floating Gate内の電圧を８段階に区切るということ。
これを視野に入れてる段階で、2bit MLCで苦戦するというのは考えづらい。
もちろん、最初は歩留まり苦戦するだろうが、それは新規プロセス導入時の常。
08/02/07 03:30:51 oCc0WyMq
>>989
今年、東芝は3bit MLCまで実用化しようという段階なのに、
43nmの2bit MLCはそれほど困難じゃないと思う。
3bitにするということは、Floating Gate内の電圧を８段階に区切るということ。
これを視野に入れてる段階で、2bit MLCで苦戦するというのは考えづらい。
もちろん、最初は歩留まり苦戦するだろうが、それは新規プロセス導入時の常。