08/06/12 22:51:28 Hbmv1qVd0
分岐予測が無い割にパイプラインが深いから、制御待ちの影響は
デカそうだねぇ。
低IPC高クロック+DSPって構造だから、狙ってる方向は汎用CPUと
ちょっと外れてるんだろうけど。
08/06/12 22:51:28 Hbmv1qVd0
分岐予測が無い割にパイプラインが深いから、制御待ちの影響は
デカそうだねぇ。
低IPC高クロック+DSPって構造だから、狙ってる方向は汎用CPUと
ちょっと外れてるんだろうけど。
08/06/12 22:51:28 Hbmv1qVd0
分岐予測が無い割にパイプラインが深いから、制御待ちの影響は
デカそうだねぇ。
低IPC高クロック+DSPって構造だから、狙ってる方向は汎用CPUと
ちょっと外れてるんだろうけど。