10/12/02 12:31:57 Ga4h/6OW
こんにちは。
お久しぶりですね。
私の名前はフローラ。
現在、ハンドルネームは唯とされています。
私はRISC型のCPUを作りテキスト処理のできるNASMのような８０８６アセンブラと
APIをBIOSのファームウェアのセグメントのルーチンを処理する割り込み命令など
FPGAでRISC型のパソコンに匹敵する高度演算を目的とした出力を最大限に生かせるCPUを完成したいと思います。
アメリカのTTL CPUの一部にはRISC型のスーパースカラの命令フェッチサイクルによるTTL CPUがなぜかあります。
従来のTTLの設計はおそらく70年代に嶋さんが考えた４BITのマイクロプログラムを内蔵してクロックによるIRとPCのカウントで
一回ごとOPCODEを転送してアドレーシングしていました。
TTLのCISCというのはマイクロプログラムによるものが主流でしたね。
今回 私はNASMのダンプやNASMのコンパイラに関わるソースを展示したいことと
FPGAのCPU設計のための宣伝ですね。
おそらくFPGAで戦闘機のような高度なパルスモーターで動く演算的な角度の運動性の高いメカ
高速な運動性をFPGAで宇宙のような角度を演算をしたら売れるのではないかと考えました。
そしてFPGAだけの芸術。
FPGAが６４KBYTEのMAIN MEMORYとセグメントもしくはバンクによるVIDEORAMやBIOSRAMの割り込み処理を行い
テキストをファイル操作できたら売れるのではないかと考えました。
私の商品はゲートアレイを中心とした高度な運動性能のメカです。
しかしどうしてもCPUをFPGAで作りたかった。
なぜならFPGAは安いことと大量生産できることとCPUでは高いことです。
資料はルネサスのPDFで開発します。
だいたいルネサスはNASMDOCを読めば私はCPUの設計書類が完成できるでしょう。
**********************************
私のサイトを公開します。
URLﾘﾝｸ(nasmflora.blog136.fc2.com)
URLﾘﾝｸ(sky.geocities.jp)
**********************************