CPUアーキテクチャについて語れ 17at JISAKU
CPUアーキテクチャについて語れ 17 - 暇つぶし2ch621:,,・´∀`・,,) ・・・→ -○○○
10/11/08 13:26:35 3FffnnCD
タイルレンダが駄目じゃなくて要するにPowerVRなんだろ?
いまどきドリカスプログラマなんてお呼びじゃないんだけどな。

てかさ、キャッシュ容量分の解像度までしかレンダリングできないとかアホなこといってた人でしょ。
ストリーム処理って発想がないのに笑ったけど。
その程度PS3(Cell SPE)のレンダラでも当たり前にやってるはずなんだけどな。

PVRとの違いを説明するなら、キャッシュ(ローカルストレージ)はあくまでストリームバッファであって
データは外部メモリに配置する。
256k全部を使って処理するんじゃなくて、たとえば64kごとのデータブロックをストリーム処理する。
キャッシュ上に無いテクスチャなどのデータが必要になったら次のブロックに処理を回してメモリロードを隠蔽する。

SPEはコンテクストスイッチの仕組みを用意していないので泥臭いことをやらないといけないが、
Larrabeeならthread, CUDA coreでいうところのwarpを切り替えて実行する機構があるので
キャッシュミスが発生してもコアに空きを作らないで済む。

いいことを教えようか。この論文の人はいまNVIDIAの社員だよ。
URLリンク(graphics.stanford.edu)

↓あとこれはどうでもいい。会話が成立してないし。

> > それともあれか?今のRadeonやGeForceのアーキテクチャがそのまんまスケールしていくとでも思ってるのか?
> > PCIeの消費電力枠を500Wとか600Wとかに拡張でもするか?
>
> 寒い詭弁
> それがタイルレンダがスケールする理由にはならない。

質問をしてるのであって理由を説明したつもりはありません。
日本語できます?脳味噌沸いてる?
まあどうでもいういけど


次ページ
続きを表示
1を表示
最新レス表示
レスジャンプ
類似スレ一覧
スレッドの検索
話題のニュース
おまかせリスト
オプション
しおりを挟む
スレッドに書込
スレッドの一覧
暇つぶし2ch