14/11/18 14:30:31.34 3iy5hhb20 BE:422186189-2BP(1000)
sssp://img.2ch.net/ico/folder1_03.gif
米インテルは2014年11月17日、米国で開催中のHPC関連の国際会議「SC14」に合わせて、同社のHPC用プロセッサー
「Xeon Phi」のロードマップを明らかにした。インテルはこれまでに、Xeon Phiの第2世代品である「Knights Landing」
（開発コード名）を2015年第2四半期に投入する計画を表明してきた（関連記事：米インテル、Xeon Phi最新版
「Knights Landing」の詳細を明らかに）。今回、Knights Landingの次の世代に当たる品種として、10nmプロセスで
製造する「Knights Hill」（開発コード名）の計画を明らかにした（図1）。
第2世代品のKnights Landingは、SilvermontコアをHPC向けに改良したコアを数十個集積したプロセッサーで、
インテルの14nmプロセスで製造する。このプロセッサーチップと、最大16Gバイトのメモリー、新開発のファブリック
「Intel Omni Scale Fabric」を1つのパッケージに搭載する。
1パッケージの演算性能は3TFLOPS超で、第1世代品（開発コード名は「Knights Corner」）の1TFLOPSから大幅に向上する。
Knights Landingにはプロセッサー版とPCIeカード版があり、インテルは50以上のHPCシステムや製品にKnights Landingの
プロセッサー版が採用されると見込んでいる。
Knights Landingのノードを接続するOmni Scale Fabricの仕様も発表した。スイッチチップは48ポートに対応し、
1本当たりのデータ伝送速度は100Gビット/秒、レイテンシはInfiniBand比で56％小さくなるという。
（後略）
URLﾘﾝｸ(itpro.nikkeibp.co.jp)