18/02/16 23:07:45.46 CAP_USER.net
「ISSCC（International Solid-State Circuits Conference） 2018」（2月11日～15日、米サンフランシスコ）のメモリー関連の論文は、テクノロジーディレクション（新技術）や有線通信技術といった他分野との共同開催も含めて、計６つのセッションに分かれて発表された。全49件の投稿中19本の論文が採択されている。特にアジアからの採択件数が多く、16件を数えた。例年通り、韓国、台湾、日本からの発表が大多数を占めた。
今年のポイントは、3D NANDとその応用、DRAM、SRAMでそれぞれ大容量化、高密度化、高速化技術の着実な進展があったこと。加えて、新たに機械学習分野にメモリー技術を応用する研究成果の発表があったことである。機械学習へのメモリー技術の応用はVLSI SymposiumやASSCC （Asian Solid State Circuit Conference）といった他の学会でも活発になっている。ISSCCではこれまでDC（Digital Circuit）分野で発表されていたが、メモリー関連セッションで機械学習への応用が本格的に発表されるのは今回が初となる。
Session 11：SRAMには、メモリーの高密度化、高速化の進展に関する３件の発表があり、360人を超える聴衆が集まった。昨年初めて登場した7nmからのテクノロジーノードの微細化は一段落したが、露光技術や分離技術を工夫してSRAMセルのビットサイズは同じ7nmながら昨年の0.027μm2から0.026μm2へと、一段階縮小した（韓国Samsung Electronics社が講演番号 11.2で発表）。
Samsungはサイズ縮小にともなう配線抵抗の増大や読み出し・書き込みマージンの減少に対して有効なDual Word Driverといった回路技術を紹介した。Q&Aでは、7nmからさらに微細化が進展して例えば5nmになったとしても、このような回路技術が引き続き重要なことを強調していた。
GDDR6、LPDDR4、DDR4がそろって16Gビットに
Session 12：DRAMでは、インターフェース技術として18Gビット/秒/ピンのGDDR6が登場し（Samsungが講演番号 12.1で発表）、昨年の12Gビット/秒/ピンのGDDR5Xを大幅に超える性能の実現を報告している。ほかにも341Gバイト/sのバンド幅を実現したHBM2など、高速化技術がさらに進展した（韓国SK hynix社が講演番号 12.3で発表）。また、１チップあたりの容量として16Gビットを実現したという発表が3件あった（講演番号 12.1でSamsungが GDDR6を、同12.2でSamsungが LPDDR4を、同12.5でSK hynixが DDR4をそれぞれ発表）。
微細化の視点では20nmを切ったチップが報告された（講演番号 12.2でSamsungが 10nmクラスを、同12.5でSK hynixが18nmをそれぞれ報告）。セッションの聴講者は250人を数えた。大容量と高速化の進展したDRAM技術には非常に大きな関心が寄せられ、どの発表もQ&Aの時間が足りなくて途中で打ち切りの状態だった。このQ&Aのなかで、Samsungの２件のチップ（講演番号 12.1のGDDR6および同12.2 のLPDDR4）には同じDRAMのテクノロジーが用いられており、「10nmクラス」は実は約18nm（around 18nm）であることを明らかにした。
以下ソース
URLﾘﾝｸ(tech.nikkeibp.co.jp)