21/04/06 23:21:20.53 /Pvy9pAq9.net
東北大学大学院工学研究科教授田中秀治氏
URLﾘﾝｸ(amd-pctr.c.yimg.jp)
半導体技術を生かしたMEMS（微小電子機械システム）の権威である、東北大学 大学院工学研究科 田中 秀治教授。同氏は登壇したイベントで、「インテルとTSMCの製造技術の差は開くばかり」だと述べた。半導体業界の“王者”インテルと、最大手の半導体受託工場であるTSMC。両者の現在地とは？また、同氏が指摘する「ファブレスモデルの落とし穴」とは何か。半導体・MEMSの最新動向から国内製造業復活への提言まで、田中氏の講演内容を要約する。
●「王者」インテルでも、TSMCとの技術力の差は歴然
※省略
一方、半導体メーカーの王者として長く君臨してきたインテルは、半導体の設計から製造、販売までの全工程を自社で一貫して行う「IDM（Integrated Device Manufacturer）」に位置づけられる。しかし同社は近年、苦しい状況に追い込まれている。2016年以降、10nmプロセスの歩留まり問題でCPU供給に手間取り、さらにはCPU不足を引き金にメモリの値段が暴落する「メモリ不況」まで引き起こした。
東北大学 大学院工学研究科の田中 秀治 教授は「インテルのCEO（最高執行責任者）であるパット・ゲルシンガー氏は、ファブレス化でなく内製化を指向し、先端半導体開発を継続する方針です。しかし、一部CPUの製造を台湾のTSMCに2021年後半から委託するという臆測も流れています」と語る。
これまで半導体製造プロセスの「微細化」で他社をリードしてきたインテルだが、7nmプロセスの立ち上げに苦労している。「TSMCは、（インテルの5nmプロセスに相当する）3nmプロセスのCPU生産を2022年に始める予定で、製造技術の差は開くばかりです」と田中氏は指摘する。一般に、プロセスは細かいほど、消費電力を下げられる。
製造技術力の差は、微細化だけではない。
チップ面積が巨大なサーバ向けCPUでは、1つのダイ（マイクロチップ）で構成せずに複数の機能部に分けて製造し、インターポーザ（貫通電極で表裏回路の導通を取る基板）上に並べて製造される。チップレット技術と呼ばれるこの手法は、「半導体の集積率は18か月で2倍になる」という“ムーアの法則”をけん引する新アプローチとして注目されている。
このチップレット技術でも、インテルはTSMCの後塵を拝している。このまま差が広がると、インテルは最先端の半導体プロセスの研究開発を諦めることになるかもしれないという。
●焦る米国政府、TSMCの工場を誘致して半導体製造に注力
この状況に強い危機感を覚えているのが、米国政府だ。最先端半導体プロセスの研究開発は、いったん止めてしまうと後から再開できない。将来、米国は半導体を設計できても、半導体自体を製造できない国になるリスクもある。
そういう経緯もあり、焦った米国政府は、アリゾナ州に台湾・TSMCの工場を誘致し、2024年から5nmプロセスの最新ラインで製造を始める予定だという。しかし、製造ラインが開始されるころには、TSMCは3nmプロセスがメインとなる見込みだ。米国工場は、その時点ですでに最先端とは言えなくなる。「台湾政府は、小さなTSMCの工場を米国にプレゼントすることで、安全保障上と外交上の優遇を米国政府から引き出せることになったとも考えられる」と田中氏は語る。
「米国政府は台湾に大きな見返りを与えてでも、稼働時には最先端でなく、わずか月産2万枚の半導体工場が欲しかったのです。ファブレスモデル大成功の先には、大きな落とし穴があったというわけです。現物資本集約的で、泥くさくて小回りが利かない製造技術を軽視したツケが回ってきました」（田中氏）
もちろん、米国が製造技術を軽視してきたわけではないという意見もあるだろう。事実、王者インテルは内製化にこだわっている。
「しかし、物理的なモノづくりよりも、コンピュータ上でのきれいな仕事が持てはやされてきたことは事実です。大学の研究でも設計分野が重視されてきました。インテルが5nmプロセスを満足に立ち上げられなかった背景には、優秀な学生が半導体製造分野を敬遠したことが挙げられます」（田中氏）
一方、台湾では「最も優秀な若者はTSMCに就職する」のは周知の事実だという。また、半導体製造工場の微細加工施設は、最もDX（デジタルトランスフォーメーション）が進んだ職場の1つでもある。半導体製造技術が台湾を救っている状況と言えるだろう。（続きはソース）
ビジネス＋IT 4/5(月) 7:10配信
URLﾘﾝｸ(headlines.yahoo.co.jp)