24/12/25 10:41:17.13 ndLXuO0f0.net
Eコアとかゲロ小さいから気にするようなもんじゃないけどね
34:名称未設定
24/12/25 11:12:43.76 IuG1v6g80.net
CPUダイとGPUダイを作り分けられるメリットが何より大きい
CPUダイはより高クロック、GPUダイはより高密度のライブラリと使い分けできる
歩留まりが向上して製造コストも抑えられる
35:名称未設定
24/12/30 06:05:59.67 wblzKMIi0.net
Åはよ
36:名称未設定
24/12/30 15:02:28.73 ho0cOGKa0.net
Eコアの性能はM2クラスだからEコア×4構成でもM3を超えるぞM4
37:名称未設定
24/12/30 19:30:09.69 YuLTssE70.net
M4のEコアはSIMD系以外のほとんどの面でM1のPコアに負けてるよ
URLﾘﾝｸ(eclecticlight.co)
38:名称未設定
24/12/31 00:29:58.45 Snxcz2ye0.net
嘘だろ
そうでないとM4の圧倒的性能を説明できない
39:名無し募集中。。。
24/12/31 06:47:10.67 b+309qU60.net
M1のEコアと比べたら大幅に性能上がってるよ
あくまでM1のPコアには及んでないという話
40:名称未設定
25/01/12 02:17:57.78 /w7hO7fk0.net
ナノメートルというのはオンとオフのスイッチの隙間の距離なわけだが、
これは10nmぐらいでとっくに限界を超えてて
短くしても電子が漏れ出して正確に動作しない事が分かってる。
スタンガンの接点の間をビリビリって電気が流れちゃうようなもんね。
短すぎてどんな微電流でも漏れちゃうの。
じゃ最近のプロセスで何が3nmとか1.8nmなのかっつーと、
スイッチの配置の工夫や積層化で高速化して、
電子漏れが無かったとしたら1.8nm相当だよねって話。
41:名称未設定
25/01/12 02:32:18.45 /w7hO7fk0.net
半導体分野の技術力をアピールすんのに
微細化以外の価値基準が見つからないから
便宜的に1.8nmとか引き続き使ってんのよ。
なんか詐欺みたいやろ。
42:名称未設定
25/01/13 05:50:35.91 MGNYfVCP0.net
陰謀論にハマってそう
43:名称未設定
25/01/14 23:48:11.69 56Z4zGGR0.net
ここへきて3nmから2nm以下へ40%短縮とか、
あれれ話がうますぎるぞって思うやろ。
とはいえ進化は進化やからゲート長偽装は
進めば進むほど数字が減る製造プロセスの
バージョンナンバーぐらいに思っとけばいいの。
44:名称未設定
25/01/15 04:57:10.88 4vW1gkPO0.net
AIが電子漏れをエラー訂正できる程度に抑えつつ
より配線長の短いスイッチの配置をズラッとご提案してくれるから、
実現性と歩留まりの相談しながら作ってみるのが今の半導体開発。
計算速度自体は積層化で今後もそこそこ早くなるやろけど
省電力化や低発熱はもーほんま限界に来てる。
45:名称未設定
25/01/17 09:15:16.93 mZ1GRM5J0.net
省電力化は難しくない
電力は電圧の二乗に比例するので
例えばGPUコアを4倍に増加させて2分の1の電圧で動かした場合
性能は2倍だけど消費電力はそのまま
46:名称未設定
25/01/17 11:25:22.89 xhSZPJWY0.net
という理屈で性能が上がっていったのは2000年代初頭まで
それ以降は定電界スケーリングが成立しなくなってVthもVddも大きく下がらなくなった
47:名称未設定
25/01/17 12:17:21.55 aay+69Hi0.net
単純に面積増やして電圧下げればいいだけだよバカ
48:名称未設定
25/02/28 17:07:50.65 XB1McFM00.net
歩留も取れ高も激減してコスト数倍になる
49:名称未設定
25/02/28 17:53:11.54 lzBuKtug0.net
M1がダイ面積100mm2くらい
M2がダイ面積140mm2くらいだが
別に製品の価格が数倍になったりしてない
最新プロセスは年数が経つとファンドリ側が値下げしてくれるから
値下がりした分、ダイをおっきくしていけばいいだけ
プロセスルールの進歩が遅くなったとしても、チップが進歩していくことには変わりない
50:名称未設定
25/02/28 17:59:40.89 lzBuKtug0.net
実はA18 Proも100mm2くらいまで拡大してる
M1と同規模の面積で、クロックを落とすだけでスマホのTDPに収まってる
ノート向けチップにも同じことが言える
M7やM8チップが250mm2くらい（M1 Proと同規模）に拡大したとしても
クロックを落とせばMacBook AirのTDPに収まるはず
51:名称未設定
25/03/05 02:56:42.45 7QJxqmMH0.net
Transistor Densityは順調に増えてる
GAAとBSPDNと高NA EUV露光装置を組み合わせることで450MTr/mm2まではいけそうだ
M5（TSMC N3P？）、M6（TSMC N2?）、M7（TSMC N2P？）
52:名称未設定
25/03/05 03:03:04.98 n/5+BTx50.net
既に3D方向に重ねていけば解決する時代だから微細化は必要ないな
0.1ナノプロセスぐらいで十分だろ
53:名称未設定
25/03/05 18:55:35.95 ykB0KMSR0.net
トランジスタ密度を優先して高密度ライブラリで作るとクロックが出せずIntelやQualcommにシングルスレッドで負ける