24/11/29 05:47:48.94 Pcmsq2jD.net
ラピダスが上手く行ったら助成金でラピダス買えばいいだけ
101:Socket774
24/11/29 07:58:24.19 IfTh6k1S.net
Intelはカネさえあればちゃんと仕上げてくるだろうな…
日本はカネがあっても仕上げられないだろうけど
102:Socket774
24/11/29 09:11:39.64 7CnhEqfn.net
>>101
Intelを昔の王者インテルと勘違いしてる
その頃のIntelにいた人は全員いなくなって世代交代してるっていう事に気付け！
実際にN5のフルノードのN3の改良版であるN3B使ってながらN5のハーフノードのN4使ってる相手に負けとるだろ？
103:Socket774
24/11/29 10:25:10.73 LRLc+Yo6.net
>>101
日本は行政が創価統一チョーセンに犯されてるから
何やってもダメ
104:Socket774
24/11/29 11:57:28.66 RjSNXrRY.net
設計がね。。
105:Socket774
24/11/29 17:27:29.48 oq3k2Hh8.net
>>98
リフレッシュを非同期化したことでサイクルタイムが半分になった
1T-SRAM（SRAMと書いてあるがDRAM）を調べてみてはどうか
106:MACオタ
24/11/29 18:18:41.55 aKidfajW.net
>>105
昔から同じ説明し続けてるすけど、1T-SRAM を含む EDRAM わ標準 DRAM インターフェース (バスプロトコル) を使わないコトに意味があるす。
リフレッシュ・サイクルの実時間を調べれば、性能に影響する様なモノでわ無い事が判ると思うすけど。。。
ソレ以前に DRAM わ読んだデータわ破壊されるので、読む度にすぐ同じデータで上書きする必要があるす。最適化と云々とか無いす
107:Socket774
24/11/29 20:50:29.44 Q6mCIS6K.net
>>106
> 読む度にすぐ同じデータで上書きする必要があるす
いろいろ知障乙
てか真面目に気持ち悪いので「わ」はやめろよ、コテで十分だろ
108:Socket774
24/11/29 22:00:34.21 8caMkw+M.net
拓也さんのギャル語みたいでキモい
109:Socket774
24/11/29 23:21:36.22 OFa+Uz1E.net
チャージなどさせるものか
むーんひーりんぐえっすかれーしょん
リフレ－ッシュ
110:Socket774
24/11/30 03:15:00.63 gMadHxnd.net
DDRとかREFRESHコマンド入れて数百ナノ秒くらいDESコマンド（なんもしない）とかなかったかねえ
あとプリなのにポストなチャージ
バースト転送モードならrow/col確定処理飛ばせるわけだが充電周りは進化ねぇよな、という程度の話
111:Socket774
24/11/30 03:16:31.15 gMadHxnd.net
とりあえずJEDECなどで高速CPUに対応した爆速メモリの新仕様を作ってほしい気はする
ランダムアクセスに強めのやつ
そんな感じの話をいいたかっただけだ・・・
112:Socket774 警備員[Lv.6][新]
24/11/30 10:00:10.29 VNH7Six2.net
DRAMはメモリアドレスを上位下位に分割して2回指定することでアドレスピンを減らして大容量とパッケージの小型化を両立している。
そのためアドレス指定オーバーヘッドが大きく高速化を妨げる要因となったのでその対策としてSRAMのキャッシュメモリとの間での転送を前提として一度のアドレス指定で複数のデータを連続して読み書きする仕様を導入している。大昔の386で使っていたFastPageMode DRAMからそうなっている。
DDR以降はDRAMセルの高速化速度以上のペースでの高速化を実現するために内部セルを複数バンクに分割して並列アクセスし、パラシリ変換を介して少ないピン数で高クロックの外部I/Fでアクセスする仕様を導入した。世代とともにバースト転送のブロック長は伸びる一方だがキャッシュの大容量化と整合性が取れており問題になっていない。
113:Socket774
24/11/30 11:06:19.36 m6vP8DXs.net
>>110
DDR2の終わり頃に確認した事があるが大体0.5-2%程度食ってるよ。(今も大差ないはず)
データシート確認すれば分かる。
体感では分からないが、ベンチの値が100落ちたー(ゆうて0.5%程度)とかで大騒ぎしてるのが今のお前らだから、検出は出来るだろうよ。
> あとプリなのにポストなチャージ
次のRD(A)の為のチャージなので。
> ランダムアクセスに強めのやつ
多分PCではRDAしか使ってないのでキャッシュフィル前提だが、RDならページ内限定ではあるがランダムリード出来るよ。(なおページサイズは多分4KB)
でもPCなら現行のようにキャッシュ前提でランダムアクセスはキャッシュで吸収しきるのが正しいとも思うし、
むしろL3キャッシュですらミスりまくるランダムアクセスが大量に発生するのは、ソフトウェアにも問題はある気もするが。
以下参考
URLﾘﾝｸ(ja.wikipedia.org)におけるコマンドとオペレーション
114:Socket774
24/11/30 12:03:10.52 IjcTjqLH.net
>>102
来年1.8nm製品が出てくるから流石に4nmのAMDにはボロ勝ちする
115:Socket774
24/11/30 12:42:10.21 sqLHF1gq.net
>>114
1.8nmじゃなく、INTEL18Aな
116:Socket774
24/11/30 12:55:57.51 hO3mDxJL.net
どっちかっつーと、設計で勝てよ、とは思うね。。
117:Socket774
24/11/30 13:23:47.66 83ivZw2+.net
リングバスのレイアウトとパッケージングが改善されない限りシネベンチとGeekbenchだけ圧勝して他はダメダメになりそう
118:Socket774
24/11/30 14:38:39.99 KJwP2v/V.net
>>114
楽観的だね
今ボロ負けの反対か
119:Socket774
24/11/30 14:40:27.76 7fm+b7by.net
もうAMDは負け組インテルの相手はせずに革ジャン対策に全力な件
120:Socket774
24/11/30 14:58:17.28 MKrgyfaN.net
20Aがしれっとキャンセルされてるのに18Aが上手く立ち上がる前提で巻き返すって言われてもね
121:Socket774
24/11/30 20:52:44.97 SCQR0Bwy.net
最先端プロセスのFabがTSMCしかないのも困るのでIntelには頑張って貰いたい