CPUアーキテクチャについて語れ 52at JISAKU
CPUアーキテクチャについて語れ 52 - 暇つぶし2ch7:MACオタ
21/06/09 18:09:30.00 TuL6Um8i0.net
twitter ソースが続くすけど、AMD の 3D V-Cache で何故元の CCD 上の L3 が 32MB なのに同面積の積層ダイが 64MB なのか?という謎の解答が判明した模様す
URLリンク(mobile.twitter.com)
URLリンク(pbs.twimg.com)
URLリンク(pbs.twimg.com)
Zen 3 発表時のダイ写真に既に TSV 接続用の接点部が写り込んでいることから、Zen 3 わ積層 L3 を前提として設計されているコトが明らかとのことす。そして CCD 川にわキャッシュのタグが含まれているために積層なしでわ容量が少ない様に見えるだけとのこと。
設計上の最大 L3 わいくつなんすかね?
(deleted an unsolicited ad)


次ページ
続きを表示
1を表示
最新レス表示
レスジャンプ
類似スレ一覧
スレッドの検索
話題のニュース
おまかせリスト
オプション
しおりを挟む
スレッドに書込
スレッドの一覧
暇つぶし2ch