17/03/02 06:34:50.00 1z9lBJea0.net
>>792
命令とデータでは違うでしょ、
あとDRAM内のバッファページを常に避けてアクセスしないランダムではないので
同じバッファならDRAM内部でレイテンシ隠蔽されるでしょ。
さらにDRAM内部の多数の独立したブロックのフェッチバッファが違えばそれぞれ
独立しているからDRAM内部のパイプなどのバッファは別だと思うよ
CPUのキャッシュもアクセス順序を守っているなら遅くなるだろうけど
常にフラッシュされるわけじゃないから綺麗な階段（方形）には成らないわけで。
URLﾘﾝｸ(n.mynv.jp)
100クロックぐらいで読み書きは妥当だと思うが。
物理的なDRAM素子内部で40nsでも隠蔽などで20nsぐらいまで加速するのは可能だと思う
それでも単純に隠蔽考えなければ40nsな性能のDRAMで計算上100nsになるのは正しいはず。