21/06/02 22:54:50.68 GqStdFeH.net
IBMが2nm半導体プロセスの試作成功、研究トップに聞く「ムーアの法則」の将来
URLﾘﾝｸ(xtech.nikkei.com)
ナノシートを構成するシリコン層の厚さは5nm、ゲートの幅（ゲート長）は12nmである。
なお現在の半導体製造技術において「2nmプロセス」「5nmプロセス」などの呼称は、
技術の世代を示す符丁であり、特定箇所の長さを示すものではない。
ゲートのしきい値電圧を変えることで「演算性能重視のチップからモバイル用省電力チップまで製造できる」（ギル氏）。