13/04/02 19:33:33.13 qN3WC3vQ
ふと疑問に思ったんだけども、もし仮にNetBurstアーキを今の技術
(32～22nmプロセス、12MB、もしくはそれ以上の大容量キャッシュetc)
で作った場合でも、性能は振るわないものになってしまうのかな？
392:Socket774
13/04/02 19:48:30.88 11VYuxwG
>>390
歳がバレルシフタ。
393:Socket774
13/04/02 19:49:01.11 11VYuxwG
>>391
4GHz超えは余裕そうだよね。
394:Socket774
13/04/02 20:00:01.42 wL8GOjkX
ま、Coreシリーズより性能が上になるようならそっちを作ってるはずだから
少なくとも現行CPU以下なのは確実だよな
395:Socket774
13/04/03 00:45:52.11 McMkJYyA
古く少ないトランジスタのアーキテクチャを使って最新サイズのトランジスタを
疎に並べたら、冷却OCのような高クロックで動かせるんじゃないかと
前から思ってるが、最新ロジックを密に並べて熱密度でクロック上限が
決まるものに勝てないんだろうな
396:Socket774
13/04/03 00:47:48.40 1i4djCGL
Phiみたいに魔改造して数で勝負とか
397:Socket774
13/04/03 01:46:51.39 tvrGtync
旧いアーキテクチャはパイプライン段数が極めて少ないからそもそもクロックも伸びない
398:Socket774
13/04/03 01:59:30.12 U73Mgjam
じゃあパイプラインを30段くらいに分割すれば
20GHzくらいまでいけんじゃね?
399:Socket774
13/04/03 02:08:15.82 1i4djCGL
インテル版64ヴィットx86がどんなものだったか気になるな
400:Socket774
13/04/03 06:57:16.56 XxXaodNZ
Prescottのハイパーパイプラインは32段だったんだぜ。
401:Socket774
13/04/03 07:12:05.26 h8a7/J1K
ヴィット
402:Socket774
13/04/03 07:29:39.52 McMkJYyA
>>397
あまり詳しくはないんだが、
複雑さが似通っているなら、パイプラインが深い方がクロックをあげられるが
そもそも単純ならクロックをあげるために深くする必要性は乏しい
という理解は間違ってるのかな
403:Socket774
13/04/03 12:05:25.86 yIS+KUTa
当たり前だが同じ機能を実装するにしても
実装が単純(つまりトランジスタ数が少ない)であればあるほど
入力から出力までのゲートの段数は多くなるわけで
動作周波数を決めるFF間での遅延が長くなり不利
同じ段数のパイプラインで加算器を実装するとして
単純なリプルキャリで実装するのと、複雑なキャリールックアヘッドで実装するのと
どちらが周波数が上がるか考えてみな
404:Socket774
13/04/03 15:12:29.79 LoCZAsp0
NetBurstって当時のintelの予定だと最終10GHz以上で動作させる予定だったんだぜ
405:Socket774
13/04/03 15:16:57.17 e9uuFK7F
そのころには、CPUの排熱を利用したグリルとかオーブンとか炊飯器とかが作られるな
406:Socket774
13/04/03 16:08:48.50 tfyoL7n5
スクランブルエッグならやってたが
407:Socket774
13/04/03 16:51:05.13 4Vq0Cuny
>>404
20Gじゃなかったっけか。
>>406
その昔ASCIIだったかが486でうずらの卵焼いてた記憶。
408:Socket774
13/04/03 17:36:26.73 WgBttECk
たしかPentiumのころじゃなかったかPowerPC601と仲良く目玉焼き作ってた記憶がある
486のころのはあったかもしれないけど俺の記憶にはないｗ
409:Socket774
13/04/03 22:51:46.23 ToDN0oCL
姉妹誌のDOSV ISSUEはP2-266を400MHzまでOCしたり熱さに定評のあるK6Ⅲで焼いたり熱いと評判のCPUではひと通りやってたな
雷鳥だか馬では卵より先にCPUが焼けてた
410:Socket774
13/04/03 23:01:09.62 XxXaodNZ
>>409
アホすぎてﾜﾛﾀｗ
411:Socket774
13/04/03 23:08:20.20 xGC0ChLG
>>391
あの倍速ALUって奴がまっさきに動かなくなるから
倍速動作止めて再設計しないとキツイんじゃないか?
412:Socket774
13/04/03 23:11:40.78 XxXaodNZ
ドミノ回路とかすげぇよなｗ
413:Socket774
13/04/03 23:22:24.56 1i4djCGL
倍速ALUは一代限りだが
414:Socket774
13/04/04 02:13:30.63 zvVT+3/j
Willamette, Northwood, Prescott, CedarMillと4代続いてるがな
65nmだと9GHzで動くと言ってるURLﾘﾝｸ(ieeexplore.ieee.org)
415:Socket774
13/04/04 02:20:10.65 BoDZ1A2J
倍速のまま一部レイテンシが大きくなってたのか
URLﾘﾝｸ(ieeexplore.ieee.org)
willametteは完璧に忘れていた
416:Socket774
13/04/04 02:39:44.83 zvVT+3/j
Prescottで0.5サイクルごとに結果を入力側にフォワーディングするのをやめちゃったからね
依存関係のない命令は0.5サイクルごとに突っ込めるから、スループットは変わってないけど。
417:Socket774
13/04/04 17:01:37.13 xfuOXzKh
「メモリの壁」を破る次世代DRAM規格 HMC (ハイブリッドメモリキューブ)、1.0仕様公開
次世代DRAM技術 Hybrid Memory Cube (HMC) の製品化を目指すHMCコンソーシアムが、最初の仕様書 HMC Specification v1.0 を公開しました。
HMCはメモリチップの三次元積層とシリコン貫通電極 (TSV, Through-Sillicon Via)、メモリコントローラの統合など
新技術・新アーキテクチャを採用することで、現行のDDR3と比較して大幅な高速化と低消費電力、
実装面積の削減を可能にする新しいDRAM規格の名称。
HMCは Micron やサムスンが中心となって提唱した規格で、コンソーシアムには Developer Members として上記2社のほか
SK hynix や ARM、HP、Alteraなど9社が、Adopter Member と合わせて100以上の企業や研究機関が名を連ねています。
HMCは次世代を名乗るだけあって物理層も論理層も新しく、現行の DDR3 DRAMなどとは互換性がありません。
物理的には、メモリコントローラと外部のCPUやGPUとのシリアル通信インターフェースを兼ねるロジック層の上に、
TSVで貫通接続されたメモリチップを積層した構造。
TSV構造で広帯域と低消費電力を実現し、またメモリモジュール側にコントローラを内蔵してマルチレーンの
シリアル通信をすることで、マルチコアプロセッサやGPUが要求する並列アクセスに応えるとされています。
具体的な数字は、インターフェース速度はDDR3比で15倍以上、消費電力70%減、実装面積はRDIMM比で90%近く削減など。
複数レーンをまとめたモジュールとしての最大通信速度は160GB/秒、二倍束ねれば320GB/秒。
DDR4が現行の規格と互換性を保ったまま漸進的な高速化を図るのに対して、HMCはアーキテクチャから変革することで、
プロセッサの高速化に追いつけない「メモリの壁」を破る革新的規格という位置づけです。
今回正式仕様として承認された 1.0 spec は、プロセッサとの距離 8 - 10インチ(一般的なPCマザーボード程度)に対応する
SR (Short Reach)と、よりプロセッサに近い距離で実装する用途向けの USR (Ultra Short Reach)を定めています。
HMC コンソーシアムによると、SR規格のハイブリッドメモリーキューブは今年後半、USR規格のHMCは来年にも登場する予定。
URLﾘﾝｸ(japanese.engadget.com)
418:Socket774
13/04/04 18:27:21.23 qtVOOzO3
メインメモリが1byte/FLOPS程度になる予定と言ってた
NEC次世代SXとかどうするんだろう・・・
419:Socket774
13/04/04 18:59:39.79 1znQyjxO
メモリチップそのものは、今まで大して速くなってないんじゃなかったか('A`)
何か画期的な進歩があったとも聞かないし、またつなぎ方かわるだけなのかな('A`)
420:Socket774
13/04/04 19:00:19.44 U+mIHpIf
URLﾘﾝｸ(pc.watch.impress.co.jp)
＞IDFでは、IntelのJustin Rattner氏(Intel Senior Fellow and Director, Microprocessor Research Labs)が、
＞2010年には15～20GHzになると言う予測を示した。Nehalemが65nmで10数GHzなら、この数字も達成できる。
＞というのは45nmプロセスで15GHz以上を達成できる計算になるからだ。
＞次の30nmプロセスになったら、軽く20GHzを超える計算となる。
ラトナーたん、何適当なこと言ってんのｗｗｗ
421:Socket774
13/04/05 00:19:08.91 lLUzFl1A
nVIDIAもこの手の事言ってたし
まあハッタリ企業が勝つというのもある意味パターンなのかもしれんが
422:Socket774
13/04/05 01:22:37.69 3EtQf2JX
2010年に20GHzになるとはいった、いったが
時と場所までは指定していない
その気になれば10年後、20年後ということも可能……！
423:Socket774
13/04/05 02:07:15.33 wSmr+vjb
>>420
いわゆる伝統的CMOSスケーリングを
仮定した上での見積もりだったんでしょ
424:Socket774
13/04/05 02:31:27.97 vmLRkbAp
そうそう、AMDも似たような発表やってたよ、確か
プロセスルールで先行してたintelが先に躓いただけで
リークという現象はどこにも平等だった
425:Socket774
13/04/05 08:05:42.92 5Vi5drUo
>>422
2010年って年数指定してんのに「10年後、20年後」って何だよ。w
426:Socket774
13/04/05 08:18:28.65 DTMVqbke
インテル歴とかじゃねの
427:Socket774
13/04/05 09:52:09.14 RMzs7tAg
日本なんかもうずいぶん前から二千何百年だからな忘れたけどｗ
428:Socket774
13/04/05 10:00:21.49 68dHPNgn
神武天皇即位紀元（じんむてんのうそくいきげん）は、
初代天皇である神武天皇が即位したとされる年を元年
（紀元）とする、日本の紀年法である。
略称は皇紀（こうき）という。外にも、皇暦（こうれき）、
神武暦（じんむれき）、神武紀元（じんむきげん）、
日紀（にっき）などともいう。
年数の英字表記では、「Koki」や「Jimmu Era」などといい、
皇紀2660年を「Koki 2660」「Jimmu Era 2660」などと表記する。
紀元節（現在の建国記念の日）廃止までは、
単に「紀元」と言った場合には、神武天皇即位紀元（皇紀）を指していた。
西暦2013年は、神武天皇即位紀元皇紀2673年である。
429:Socket774
13/04/05 10:16:27.67 RMzs7tAg
なるほど、日本人って未来に生きてるのはそのせいかｗ
430:Socket774
13/04/05 16:13:38.84 5Vi5drUo
関ヶ原や大航海時代以前に20GHzのプロセッサが作られていただと……!!!!w
431:Socket774
13/04/05 16:51:07.63 GW6HTn06
Sandy BridgeでPRFからオペランドを読むのってスケジューラの前？後？
432:Socket774
13/04/05 19:06:44.51 03guHTsO
後じゃね
一元化したPRF使ってるのにわざわざ前に読む実装って知る限りでは初代SPARC64ぐらいしか無いような
433:Socket774
13/04/05 19:45:46.54 Vt5inYe/
>>432
わざわざ前に読むのは読み出しポート数をデコード幅で押さえるのが理由だろうが、
リザベーションステーションにデータを保持するということは即ちコピーが増えるということで、
低電力を目的に単一のレジスタファイルにしたSBとは相容れないように思える
434:Socket774
13/04/05 20:15:19.23 GW6HTn06
なるほど。Haswellの整数PRFはリードポートが結構凄いことになりそうだね。
Port4だけ1ポート、後は2ポート必要で8ポートあるから、計15ポート？
435:Socket774
13/04/05 20:36:57.89 x4QEekCO
早くHaswellいじりてぇ～！！
436:Socket774
13/04/05 22:32:55.72 jgbVCdfF
add reg, [reg+reg]みたいな3ソースオペランドのfused uopが4つ並ぶことを想定すると
フロントエンドで読んでもリードポートは減らんような。
437:Socket774
13/04/06 07:52:53.18 +ivOrgDO
そういった新仕様を最大限に生かすには、アセンブラorインラインアセンブラで開発するしかないんだけど、
おまえらインラインアセンブラとか使うの？
438:Socket774
13/04/06 08:12:02.89 MHgdk/Xm
どうしてもパフォーマンスが欲しかったらやるしかないわけで
439:Socket774
13/04/06 08:13:16.48 DOx2exEw
たいへんだしイヤだなぁ～、とか言いながら内心、メラメラと燃え上がるぜ･･･！！
440:Socket774
13/04/06 11:22:18.93 b6lfsXHP
HaswellはFMA3まで対応で、その次はFMA4に対応するわけだな
441:Socket774
13/04/06 11:28:51.98 DOx2exEw
>>440
何かめっちゃかっこいいなｗ
変身をあと2回残している、みたいなｗ
442:Socket774
13/04/06 11:28:53.86 XyUfh+Vb
要るの?
443:Socket774
13/04/06 12:26:19.92 xgRunQbW
Intelはもともと4オペランドのFMAを予定していたが
move命令のの削除機能があるので3オペランドになった
AMDはSSE5で3オペランドのFMAを予定していたが、SSEベースの
FMAはキャンセルされAVXのものが実装された
SSEではMOVE命令の削除が有効だが、AVXでは無効なので
FMAは4オペランドになった
444:Socket774
13/04/06 13:44:02.42 6sJrgpF5
Ivyのmov除去はリネーマーを通過する4uopのうち一つに対してしか適用されないようだから
Haswellでそのあたりがどうなっているかは気になる。
445:Socket774
13/04/07 23:24:57.70 7RQX/ONC
Power Struggles: Revisiting the RISC vs. CISC Debate on Contemporary ARM and x86 Architecturs
green-rabbit.sakura.ne.jp/note/2013/04/07/337/
タイトルだけは勇ましい論文
446:Socket774
13/04/08 01:26:23.71 flYdM3SL
それ少し前にRWT掲示板で話題になった論文だけど、内容はあんま読む価値がない
関係者もコメントしてるがお察しくださいレベル URLﾘﾝｸ(www.realworldtech.com)
スレッドはARM厨とLinus(x86派)が入り乱れて論文の中身とは関係のないx86 vs ARM論争でカオスになってて面白い
URLﾘﾝｸ(www.realworldtech.com)
447:Socket774
13/04/08 01:44:28.50 yqq2C0Je
シェアさえあればISAなんて関係ないよね!
x86がAtomより下に行けないのは確定しているが
あとはARMがCortex-A15より上に行けるかだな。
448:Socket774
13/04/11 16:27:28.41 OolACyt0
PPC G4やG5をもってしてもx86エミュの実効性能は実機を超えられなかったけど
ARMなら可能なのか？
449:Socket774
13/04/11 16:41:55.45 876X1rG3
>>448
何言ってる…超えられる訳ないだろw
実行性能で超えられるかどうかはともかく、実使用時で問題が無いかどうかは別問題だが。
450:Socket774
13/04/11 17:12:42.56 AAz/THY6
むかしの16bitDOSアプリならARMでエミュしてもちゃんと動くんじゃね？
451:Socket774
13/04/11 18:35:28.07 i+QDcaPk
そこで引き合いに出すならクロックでx86に大差をつけていた頃のalpha
452:Socket774
13/04/11 19:04:10.55 86JuWoXl
alphaはチョンで作ったりしたのがまずかったな。
453:Socket774
13/04/11 23:32:38.25 t2/8Cs6Z
当時はCISCよりRISCが有利だったからな
ところが、IntelがCISCにもキャッシュを増やしてスーパースケーラを実装して
どんどん高速化していって、結局CISCでもRISC並みの速度が出せるようになって
Alphaチップが消えた
454:Socket774
13/04/11 23:35:31.66 2XdLLfEU
Intelすげぇなｗ
455:Socket774
13/04/12 01:10:46.64 oM00gHjO
IntelはPentiumでCISCでの高速化を断念して以後はPentium4まではRISCへのコードトランスレータを組み合わせる実装、PentiumM以降はVLIWへのコードトランスレータを組み合わせる実装だからな。
CoreのuOPSはRISCではないがCISCというよりも固定長の1命令で複数の演算ユニットに命令を発行できるVLIW(にしてはしょぼいが一応)と捉えるべき実装になっている。
内部VLIWのx86に単なるRISCが勝てるはずがない。
456:Socket774
13/04/12 02:40:48.56 Ys8TBlNq
ま、ぶっちゃけIntelのプロセスが使えたならAlphaだって…となるけれど
売れる->金ががっぽがっぽ->新プロセス投資->つおいCPU、ってループだからな
とにかく売れなきゃ徹底的に負けてゆく、それが商売…
457:Socket774
13/04/12 08:07:24.00 hvyHHa/p
AlphaはドナドナされてAthlonになった
458:Socket774
13/04/12 08:37:00.86 lIGrty/l
x86を内部VLIWと捉えるのは一般的ではないと思うが。
459:Socket774
13/04/12 09:05:15.70 ZMWuQWla
K7はEV6のバスとおいしい機能だけつまみ食いだろ
460:Socket774
13/04/12 09:26:09.15 A7JXLZ+q
ユニットが高機能化しただけで、1uopが複数のユニットにディスパッチされる訳ではない
461:Socket774
13/04/12 10:03:05.73 oM00gHjO
>>458
正確には分類不能。
ただ固定長命令だからCISCではない、ロードストアと演算を1命令でやるからRISCではない、OoOスケジューラがあるからVLIWではないと見ていった時、
OoOは命令フォーマットと関係ないマイクロアーキテクチャーの問題だから命令フォーマットとしてはVLIWだよなという感想。
>>460
1uOPSがロードとストアオプション付き演算の2ユニットに行くんだよ。でないとロードが終わるまで演算ユニットがブロックされてOoOできないから。
462:Socket774
13/04/12 10:36:15.81 A7JXLZ+q
add reg,memなんかのことを言ってるのか？
atom以外はまさにその理由で2uopsになると思うが
463:Socket774
13/04/12 11:19:33.04 oM00gHjO
>>462
PentiumMからそこが1opになってるんだが。
URLﾘﾝｸ(pc.watch.impress.co.jp)
464:Socket774
13/04/12 11:33:44.08 A7JXLZ+q
何を言ってるんだ
アドレス計算のデータが揃った時点でVLIW的にALUにまで発行していたら
それこそデータのロード待ちが無駄じゃないか
465:Socket774
13/04/12 11:39:05.77 oM00gHjO
>>464
リンク先嫁よ
466:Socket774
13/04/12 11:41:18.06 A7JXLZ+q
図ではバラバラにissueしているのだが
467:Socket774
13/04/12 12:45:39.38 BJLg+B3F
そもそもVLIWは依存関係のない、同時にissue可能な命令群をpackするものだが
x86のload-op命令はバリバリに依存関係があるのだから別物だ。
uops fusionは単に1 x86命令を1 uopとしてデコードして
issueまでは分解しないからOoOリソースの節約になる、という話
分解しないで同時にissueしたら464の言うように実行ユニットの無駄遣いで本末転倒
468:Socket774
13/04/12 19:05:50.18 +XfkQRr6
1つ質問があるのだけどもいいかな？
(PCゲームにおいて)よくGPUの性能を引き出すにはCPUの性能も必要
(特にCPUの浮動小数点演算能力が大事)、等の話が出てくるけれども、
(ベンチマークサイトでもこの旨を示すようなことが書れているけれども)
これってどういう原理・仕組みでそうなるのかな？
浮動小数点演算ってGPUの得意分野だからこれはGPUにやらせて、
CPUは別の演算・処理をすればいいと思うんだけど、どういう事なの？
469:Socket774
13/04/12 21:02:55.22 0IXwopqr
GPUの計算資源をCPUの肩代わりとして使うには
それ用のAPIが必要なんです
GPU直叩きしたら互換性維持できないし
470:Socket774
13/04/12 21:21:52.43 umtQIWpG
有名タイトルのプログラマはCPU、GPUのバランスの取れたPCで
ハードに遊んでいる部分がないように活かそうとする。そうしないと、
他のゲームタイトルに比べてすごいと言わせることができない。
CPU、GPUどちらかに偏った自作PCを作ったら弱い方が足を引っ張る。
471:,,・´∀｀・,,）っ-○○○
13/04/18 20:35:53.04 xBnk4aJJ
後藤さんが以前言ってたけどHaswellのFMAが3オペランドになったのはK10MのFMA仕様に
合わせるためじゃないの？
Opcode Mapが同じになってるし
URLﾘﾝｸ(www.sandpile.org)
472:Socket774
13/04/19 08:53:41.45 PN6qtR7p
AMDはGFでの生産が躓いてから悲惨な成績が続いているね。
AMDの2013年第1四半期成績(\100/$換算)
・AMD売上1.09千億円, 前期から6％減少、前年同期で31％減少。
・売上総利益率41％
・営業損失98億円、純損失146億円、1株当たり損失19円
・GAAP基準でない会計：営業損失46億円、純損失94億円、1株当たり損失13円
URLﾘﾝｸ(boardvote.com)
473:Socket774
13/04/19 14:43:26.97 ALWRPNq4
GFだけの問題じゃないだろ
32nmのAMDチップより、おなじ32nmのSandy Bridgeのほうが好まれてる状況だから、
プロセス以外にも差がある
シングルスレッド性能軽視が市場に受け入れられなかったんだろ
474:Socket774
13/04/21 01:14:59.44 tzpaHdA4
シングルスレッド性能の恩恵が何にもまして重要であるような
そんな使い方をしているユーザーの方が少ないと思うけどな。
でも一般人の選択も販売員の選択もイメージで決まる
475:Socket774
13/04/21 08:14:27.99 FMiZS9KM
シングルスレッドパフォーマンス、トータルパフォーマンス、コストパフォーマンスともに全部Intelを上回る
CPUをAMDが作れば売れるんじゃね？
476:Socket774
13/04/22 00:34:54.42 0K5ULLRL
あ
477:Socket774
13/04/22 00:35:23.75 r/qOmKKl
今はコア性能上げるよりワッパと低発熱でx86が相手ではなくARMが相手
だしな、結局、スマホやらタブレットにはARMがいいのか、x86がいいのか…。
478:Socket774
13/04/22 00:37:08.01 cfWjw80Q
絶対x86のがイイ。
Intelにまかせておけば安心さ。
AMDもGPGPUでがんばってくれるし。
ARMは気に入らん。
479:Socket774
13/04/25 00:48:14.46 20oqAd7O
一般的に炭鉱労働者は最も過酷な労働条件の故に、底辺労働者として扱われます。地域にもよりますが、
被差別部落出身者や在日の方も少なくありませんでした。
ちなみに麻生副総理の家系である麻生財閥が経営していた麻生炭鉱は、そうした被差別者を多く
含む労働者に極めて過酷な労働を強いたことで知られています。
本社会では、職業差別の背景として部落差別と民族差別が指摘されるケースが多いです
貧しい母子家庭で、子どもを育て、生きていくためには、日雇い労働をせざるを得ない現実があります。
日雇い労働者の子どもは「汚い」と言っていじめられています。論理的根拠もなく、特定の職業が「汚れ」と
結びつけられています。
麻生は労資一体による「君国奉公」を説いて労働者を働かせた。一九四一年には商号を麻生商店から麻生鉱業に改称した。
一九四二年からは海軍省の委託を受け、南ボルネオのロアクール炭鉱･ブラオ炭鉱の開発をおこなった。一九四三年には
新飯塚運送を新飯塚商事とし、産業セメント鉄道の鉄道部門を国鉄が吸収した。戦時のセメント需要のなかで日鉄･末松商店と
船尾鉱業を設立したが、この船尾鉱業はのち麻生に継承された。一九四四年にはセレベスのマカッサル事業所を設置した。
この年、麻生鉱業は軍需会社に指定され、採炭現場で「神風生産特攻隊」を組織した。
吉隈炭鉱へは一九四五年に連合軍俘虜三〇〇人が連行された。
麻生系炭鉱は労働者を酷使するなかで、戦時下に年一〇〇万トンを超える石炭を生産していった。
480:Socket774
13/04/25 00:56:52.95 20oqAd7O
安倍首相が目指すのは、北朝鮮のような自由も民主主義もない国家体制だと思っていたら、ついにモノの言い方まで北の首領様とソックリになってきた。
??【靖国参拝批判に首相「わが閣僚はどんな脅かしにも屈しない」】 -MSN産経ニュース URLﾘﾝｸ(sankei.jp.msn.com) …
481:Socket774
13/04/27 00:54:49.14 T+ouedKH
あ
482:Socket774
13/04/27 15:18:04.84 AvkOdCI3
:::::::: ┌──────── ┐
:::::::: ｜ FinFETが採用されたようだな │
::::: ┌──└──────ｖ──┬┘
::::: ｜ フフフ…奴は微細化技術の中でも最弱 … |
┌─└────ｖ─┬────┘
｜ ARM如きに採用されるとは. |
｜ 低電圧技術の面汚しよｗｗｗ.│
└──ｖ─────┘
|ﾐ, ／ ｀ヽ /! ,.─､
|彡/二Oニニ|ノ /三三三!, |!
`,' ＼､､＿,|/-ｬ ト `=j r=ﾚ /ミ !彡 ●
T 爪| / /￣|/´＿_,ｬ |`三三‐/ |`=､|,='| ＿(＿
/人 ヽ ミ='／|`:::::::/ｲ＿_ ト｀ー く＿＿,-, ､ _!_ / ( ﾟωﾟ )
/ `ー─'" |_,.イ､ | |/､ Y /| | | j / ﾐ`┴'彡＼ ' `
オンチップVR ニアしきい値電圧技術 RFモジュール パワーアンプ
483:Socket774
13/04/27 15:33:30.91 mP1/feoo
>>482
パワーアンプﾜﾛﾀｗ
484:Socket774
13/04/30 15:58:47.93 JEogUtqz
富士通もマイコン撤退か。
Spansion、富士通のマイコン・アナログ事業の買収を発表
URLﾘﾝｸ(news.mynavi.jp)
485:Socket774
13/05/01 02:01:52.80 Qr6bLkDP
ある意味元鞘やん
486:Socket774
13/05/03 23:43:06.05 P2x75Em1
Cool Chips 16 - 分散メモリとなるNECの次世代ベクトルスパコン(前編)
URLﾘﾝｸ(news.mynavi.jp)
Cool Chips 16 - 分散メモリとなるNECの次世代ベクトルスパコン(中編)
URLﾘﾝｸ(news.mynavi.jp)
Cool Chips 16 - 分散メモリとなるNECの次世代ベクトルスパコン(後編)
URLﾘﾝｸ(news.mynavi.jp)
487:Socket774
13/05/04 09:41:28.19 6GW9TD/L
グローバルアドレスを使ってアクセスできるユニファイドアーキテクチャはそんなに大変なのか？
URLﾘﾝｸ(news.mynavi.jp)
488:Socket774
13/05/04 10:02:11.34 49LwD+IW
動かすだけならなんとかなるが、現実的なコードでまともな性能のものを実装するのは大変
489:Socket774
13/05/04 11:13:10.02 MuqNOp7X
ノード単体の演算なら、PC用CPU・GPGPUのほうがスパコンよりいい
スパコンの強みは、ノード間通信（帯域・遅延）くらいしか無くなった
逆に言えば、PCクラスタ・GPUクラスタが、スパコン並みのノード間通信を手に入れると
その時点でスパコンの存在意義がなくなる
490:Socket774
13/05/04 13:01:22.40 49LwD+IW
具体的には、どうやって手に入れるの?
491:Socket774
13/05/04 13:08:02.27 Yq56/E65
低遅延の100GbEが安く買えるようになるとかかな。
492:Socket774
13/05/04 13:16:04.24 49LwD+IW
まあこの先5年はないね。
構成要素の一つである演算チップが共通なだけで、インターコネクトやら耐障害性やら、システムとしてはまるで別物だと思うよ。
493:Socket774
13/05/04 14:22:49.82 Ga36NgXm
端末はもう高性能有線よりも無線だし
市場がサーバーやネットの一部だけだと
高性能有線が安くなるのには時間がかかるんだろうな
494:Socket774
13/05/04 15:31:19.84 6GW9TD/L
>>491
これの2.5倍速(10チャンネル)が必要なのか？
URLﾘﾝｸ(techon.nikkeibp.co.jp)
495:Socket774
13/05/04 15:41:42.66 6GW9TD/L
>494
こちらの方が分かりやすいかな？
低遅延なのかどうかは分からないが…
URLﾘﾝｸ(www.sony.co.jp)
496:Socket774
13/05/04 16:11:59.52 Yq56/E65
そんな中途半端なプロプライエタリソリューションじゃなくて100GbEだよ、100 Gigabit Ethernet。
アジアで大量生産して安く届けて欲しい。
497:Socket774
13/05/04 16:16:08.81 zjgTzis7
まず標準的なPCに乗るのは10GbEからでしょうね、次に100GbEに移行するでしょう。
10年以内に100GbEは来ると思う。8k以上の映像を扱う時代になると1TbEとか10TbEも
業務用では実現してそうだが
498:Socket774
13/05/04 17:31:42.46 C5MIDfjy
ホニャララGbEが安く手に入るようになるころには
HPC向けはそのホニャララGbEの1桁～2桁上のクラスが常用されとるわ
499:Socket774
13/05/04 17:36:15.29 Bapudhjj
10GbEですらNICやスイッチが普及価格帯に落ちるような気配はないしなあ
コンシューマ向けだとGbEで不足する用途がほとんど無さそうだから
PCで標準搭載になるかすら怪しい
GbEは規格制定から3年ぐらいで1万円以下の価格帯になってたとおもう
500:Socket774
13/05/04 18:56:04.91 fD3eKxyr
GbEのNICが1000円で買えるようになってからもうじき10年
501:Socket774
13/05/05 02:28:12.75 nxqt5iZL
例のフリーランチが終わっちゃったので
10GbEはなかなか消費電力が下がらなくて安くできんのですわ。
需要もGbEより圧倒的に弱いし。
502:Socket774
13/05/05 02:43:19.94 UkOxPb/6
つーかHPCにGbEに使うのなんてローコストにしたい時だけだろ
QDRやODRのInfinibandでもおっつかねえっつうに
503:Socket774
13/05/05 02:50:29.98 72rg0sgT
10GBase-Tは遅延が大きいのでスパコン並みのノード間通信という意味で全く使いものにならない。
copper wiringといっても既存のCategory 5eが流用できず結局引き直しになる。銅線をさっさとあきらめて光にするべきタイミングだった
次は同じ間違いを繰り返さず光に移行して欲しいと願っている
504:Socket774
13/05/05 04:29:02.11 SZ6O9jf1
>>503
光は結局、ファイバー曲げるのに注意必要だから構内回線としても敬遠されがちだからな～
505:Socket774
13/05/05 05:11:37.97 72rg0sgT
一度、折れるまで曲げる実験というのをしてみたんだけど、結局折れなかった。
U字状に曲げてペンチで挟んだら折れるかもしれないね
そんなに心配しなくてもいいのでは。
506:Socket774
13/05/05 05:18:03.44 oC08jTel
構内回線で光を大量に使用してるけど、
ラック内配線だと保護材がほとんどない細い光ケーブルだけど、
構内配線だと保護材が多い太い光ケーブルなので、普通に使ってる限り大丈夫だよ
あと、マルチモードファイバの場合、プラスチックファイバを使えば大丈夫だし
507:Socket774
13/05/05 05:31:07.60 SZ6O9jf1
>>505
>>506
それで済めば良いけど
現実的には配線時、光ファイバー敷設場所の確認作業工程は必須だからな
508:Socket774
13/05/05 06:45:47.46 nxqt5iZL
銅線嫌なら無理に10GBASE-T使わんでも、光ファイバの10GBASE-SRとかあるんだから好きに使え
509:Socket774
13/05/05 14:24:50.65 72rg0sgT
銅線を敷設するときは確認作業工程を省けるの？それはそれで怖い気が。
510:Socket774
13/05/06 12:40:47.93 RkBxugO7
そもそもEthernetのレイテンシってメタルか光ファイバかは関係ないような。
511:Socket774
13/05/06 17:11:49.00 ClCKnAic
「京」の100倍の性能 スパコンで世界一奪還へ
文科省、20年稼働目指す
URLﾘﾝｸ(www.nikkei.com)
512:Socket774
13/05/06 18:03:51.96 72Nht+jL
スーパーコンピューターは5年位しか持たないものらしい…
1000億円／5年＝200億円／年……少し高すぎやしませんかね(富士通のボッタクリ？)。
＞電力効率などを考えるとスパコンは5年程度が寿命で，RoadrunnerがTop500で1位となったのが
＞2008年6月ですから，2013年3月の退役は妥当なところです。
ロスアラモス、4月1日 ― 1Petaの壁を破ったロードランナーが古くなったので 3月31日に廃棄されました。
URLﾘﾝｸ(www.hpcwire.com)
513:Socket774
13/05/06 18:29:49.46 NC2bkP58
LINPACKで1位取るにはGPGPUだのPhiだのアクセラレータ型の構成と勝負しなきゃならんのだが
既存技術の延長で行くつもりなのかね
514:Socket774
13/05/06 18:44:21.53 HQL5PRJB
日本のスパコン予算の場合、プロジェクト全体予算で計上してる
１０００億っていっても、スパコンのハード代・開発費より、土地代・建物代やらのほうが上
アメリカのスパコン予算の場合、基本ハード（及び基本ソフト？）代しか計上されてなく、
パッと見ると日本が割高に見えるが実際はそうではない
515:Socket774
13/05/06 18:45:35.34 RkBxugO7
土地代が高いなら
北海道に作ればいいじゃない
516:Socket774
13/05/06 18:47:13.38 HQL5PRJB
いまは、
マスコミ→Linpackだけを話題
マスコミ以外のスパコン関係者→HPC Challenge Benchmarkを見る
って感じで、マスコミとマスコミ報道しか知らない一般人はともかく、
HPC Challenge Benchmarkのほうが重視されてるよ
517:Socket774
13/05/06 18:49:55.55 uyIMiRtp
まあ、Linpacクソとその信者は早く死んでほしいわな。
518:Socket774
13/05/06 18:57:09.26 uyIMiRtp
でも、
1000億の予算で全国の10拠点に100億のスパコン10台を購入することの効果と、
100億の予算で毎年1台のスパコンを購入することの効果と、
1000億円の予算で世界最速級のスパコンを1台購入することの効果は、
事前検討してほしいな。
519:Socket774
13/05/06 19:12:21.96 79eQtfSI
PCだって5年前のハイエンド（QX9770）は現在のバリュー～ミドルクラス
(i3上位～i5下位)あたり相当の性能になるが
520:Socket774
13/05/06 19:24:39.70 A3Fu0fp/
>>12
アラスカの一般家庭に送って暖房機にしようぜ
521:Socket774
13/05/06 19:26:12.80 A3Fu0fp/
みすった
>>12→>>512
522:Socket774
13/05/06 19:47:10.44 cKm2YO6Y
Roadrunnerの電気代は年間$1.2 millionだったそうです。意外と安いですね。
今Roadrunnerと同じ性能のスパコンは$6 millionで作成でき、電気代は年間$150,000で済むそうです
523:Socket774
13/05/06 20:46:33.52 e9VWtCrI
銅線でも10GBASE-Tだと、レイテンシが大きいらしい
URLﾘﾝｸ(pc.watch.impress.co.jp) だと
SFP+ Direct Attach、10GBASE-SR = 数100ns
10GBASE-T = ～2us
524:Socket774
13/05/06 20:48:02.00 72Nht+jL
>>522
$6 million ＝6億円(\100/$) 1Petaで、やっすー
525:Socket774
13/05/06 21:36:18.94 qyEhZT62
ミチバシリってCell/B.E.アーキテクチャの開発コストはゼロ換算？
ソニーを財布代わりに使うような芸当はもうできないと思うけど
526:Socket774
13/05/06 21:57:15.39 RkBxugO7
10GBASE-T固有のエラー訂正がガンなのか
電力的にもレイテンシ的にも
527:Socket774
13/05/06 22:12:45.34 HQL5PRJB
>>512
５年くらいしか持たないんじゃなくて、
５年くらいで入れ替えるのがいちばん低コストなんだよ
ムーアの法則やらプロセスルールの進化の速度が鈍化してきたり、
新技術が開発されると、この期間はある程度長くなったり短くなったりする
528:Socket774
13/05/06 22:13:06.14 Dd94gEWr
>>512
そりゃ、ハードウェアなんて5年もたてば(ry
5年前のGPUやCPUなんて、所詮は型落ちだ!!!(暴論
529:Socket774
13/05/07 11:37:53.79 tF6Q9KmY
俺らは人類の型落ち
530:Socket774
13/05/08 09:15:43.54 s1xhW14j
Green 500でトップを取ったマシンの電力効率が5年で1/8になるものか、
と思っていろいろ調べたら現行機Green 500トップだと1/5位になってるのな。
Roadrunnerの後釜に電力1/8の$6 million機を入れる気はなくて、
$50-100 million機を入れる予定みたいで、電力効率も現行機(GPGPU)よりもっと
良くならないとだめみたいなことを言っているから、後釜は100ペタ級みたい。
531:Socket774
13/05/08 09:38:43.81 nlZrGo+W
TOP500/Green500は、Linpackベンチでしか性能を計測しないので、
GPGPUクラスタにすればGreen500的な性能は良くなる
ところが世の中には単純にGPGPUクラスタではパフォーマンスが全然でない計算もある
532:Socket774
13/05/08 17:41:42.02 YriIibDU
10GBASE-Tに標準で対応するのは5年後ぐらいだろう。銅線で対応できる最後の世代でもある。
533:Socket774
13/05/11 13:32:20.98 oPguH93j
コメント欄炎上ｗｗ
・・・というほどの盛り上がりじゃないけど、
予想通り突っ込まれまくりの記事ｗ
1000億円という途方もないスーパーコン補助金
URLﾘﾝｸ(bylines.news.yahoo.co.jp)
534:Socket774
13/05/12 01:18:46.52 yxCGGHCC
記者が的はずしてるからコメントする側もいろんな方向向いちゃってる
535:Socket774
13/05/12 02:04:50.81 65Z7Vfm+
いずれにせよ箱物感覚でポンとデカい予算をつけるのはよろしくない
開発目標を課して複数の組織にコンペさせるとこから始めんと
536:Socket774
13/05/12 02:13:07.25 fCngRLQt
京は成功でしょ？成功者を罰するのはやめましょうや。
537:Socket774
13/05/12 02:43:57.40 D75LyVqm
技術的な目処がついてないものをどうコンペにするのか
538:Socket774
13/05/12 09:17:40.55 ww4XFcSm
金のかけようは問題ある気がする。
運転・冷却に発電所一箇所分ぐらいの電気喰うから気候が寒く、土地の安い網走
ぐらいに作って、スパコン操作は遠隔管理で東京とか大阪とかで管理と使用
をすればよい。本体に金をかけるのは、2位じゃだめなら、しかたない。
電気の送電ロスを考えれば、北海道の発電所の傍でも良いが…
539:Socket774
13/05/12 09:46:16.86 LB27QzHY
時間軸を無しに金額だけ論い、日本の国力を削ぐべく
ミスリードを誘う記事を書く売国奴が後を断たないねえ。。
以下、基本知識
米国は↓ （これ以外に詳細が非公開の国防費から出ている分も相当ある）
URLﾘﾝｸ(www.mext.go.jp)
＞米政府スーパーコンピュータ関連予算(公表部分)
＞2005年度約1,100億円から、2008年度約1,500億円に拡大
URLﾘﾝｸ(www.ipa.go.jp)
＞（２）米国連邦政府におけるスパコン戦略と予算の推移
＞スパコン予算も、2005年の967百万ドルから、
＞2010年には1,883百万ドルへと2倍弱に拡大している。
URLﾘﾝｸ(okwave.jp)
＞しかも、もう一つ言えるのが、科学技術財団の存在、スーパーコンピュータの
＞研究所とは別に、56億ドルの年間予算を持つ財団がありますから、
＞超速ネットワークなどの構築はこれから出すことも出来ます。
一方、日本は↓
スパコン「京」（用地取得や建物代や使途不明金等全てを含んで）
1100億 ÷ 8年 = 138億円/年
資金が潤沢な米国は中規模、大規模なプロジェクトを複数並列して走らせられるが
日本は 予 算 が 少 な 過 ぎ る から毎回1つの大ジャンプに賭けなきゃいけない
540:Socket774
13/05/12 10:54:50.83 WQ6vMh3o
あれだけ予算を投じても、メーカーは赤字だから国プロは不思議だよね。社会貢献と宣伝費に使ったと思わなければ、やってられない。
541:Socket774
13/05/12 11:10:33.65 DcwrWiDx
おまいらに支持されるより
スパコンのすの字も知らない一般人煽ったほうが儲かるから
542:Socket774
13/05/12 13:39:23.36 A+SRGJ7D
中国のXeon Phi使ったやつは、Linpack番長なのか、HPCCでも存在感あるのかどうなるんだろ？
いままでのパターンだとLinpack番長だよな？
543:Socket774
13/05/12 13:44:24.55 vIL8SPIy
linpackの結果で売ってきたのならそういう事だろう
他にも目を見張るものがあるのならぜ確実にアナウンスするだろうし
544:Socket774
13/05/12 16:48:32.89 n7pR1iK/
Xeon Phiのprogramming guideを斜め読みしたがコアがx86であるためTeslaよりは少しだけ作りやすそうだが,
ローカルメモリが少ないのでプログラミングにコツが要りそう。
545:Socket774
13/05/12 17:15:31.17 fCngRLQt
そもそもXeon phiは今後も開発を継続するプロダクトになれたのかね
Larrabeeと違って製品化には漕ぎ着けたが
次のSilvermont版がいつ頃になるとか発表はあったの?
546:Socket774
13/05/13 06:45:12.57 FCuJVFxU
例の国際技術ジャーナリスト・アナリストさんが
みっともない言い訳コラムを書いてるｗｗ
547:Socket774
13/05/13 07:27:34.88 zFTIZxRp
アメリカは、DoD・NNASA・
548:Socket774
13/05/13 07:29:44.73 zFTIZxRp
アメリカは、国防省・エネルギー省・全米科学財団をはじめいろんなルートで
大～中規模のスパコン開発をやってるから、日本みたいに一つに掛けるみたいなことをやってないんだよな
549:Socket774
13/05/13 07:36:13.74 suDBFdzi
TSUBAME<えっ
550:Socket774
13/05/13 08:25:35.73 7mN/QSX3
とりあえずお国のプロジェクトみたいなものは批判しとけばバカが感銘してくれるからな
551:Socket774
13/05/13 11:41:02.43 W1nXAox/
>>545
Xeon phiはPenⅠコアだからな・・・・
次のSilvermont版の発表はまだ無い。これがいつかCPUに内蔵される事を願う。
確実に10nm世代より先の話だけど
552:Socket774
13/05/13 21:24:14.17 eNfGRaH0
Knights Landing/Knights Hillというコードネームはもう出てるから
何かやってるのは確からしい
553:Socket774
13/05/13 21:40:13.27 Yn9H/Buf
Intelのコードネームｶｯｺﾖｽ
554:Socket774
13/05/13 23:34:11.71 6mKN8Yx/
ブ、ブルドーザァーー
スチームロゥラァァァｌーーー
555:Socket774
13/05/13 23:50:36.85 Ld8zjG1S
まんぐりがえしにはワロタ
556:Socket774
13/05/14 06:47:00.13 i/e12km9
あれはやっぱGoogle翻訳にあれを執拗に入力し続けた奴または集団がいるのかね。
557:Socket774
13/05/14 12:11:28.23 tl4z/BRO
>>554みたいな奴がたくさんいるんだろ
558:Socket774
13/05/14 16:30:49.69 taMDFWAA
>>550
国が事業を自分でやるとうまくいかないという経験則があるから
叩く人が多いんだよ
559:Socket774
13/05/14 20:43:46.21 QWeAHnjs
>>555
何のことかと思って検索してﾜﾛﾀｗ
560:Socket774
13/05/15 22:10:36.56 k/I9wsN8
富士通、名古屋大学情報基盤センターの新スパコンを受注
URLﾘﾝｸ(www.itmedia.co.jp)
「FUJITSU Supercomputer PRIMEHPC FX10」384ノード、
「FUJITSU Server PRIMERGY CX400」552ノードのハイブリッドで構成され、
総理論演算性能は561.4テラフロップスを実現する。将来的には、
3662.5テラフロップスまで拡張し、東海地区では最大のシステムとなる予定だ。
PRIMEHPC FX10は、スーパーコンピュータ「京」に適用した富士通のスパコン技術を
さらに向上させ、拡張性、信頼性、省電力性に優れた高性能スーパーコンピュータ。
CX400の552ノードのうち、184ノードはインテル Xeon Phi コプロセッサを搭載
561:Socket774
13/05/18 18:05:17.04 D0RkzbkX
ずいぶん変則的な構成に見えるが……？
562:Socket774
13/05/21 21:31:26.94 9+MQPzwv
>>560
Sparc部分はただのおまけだな。
実態はintel機。
「京」関連のパーツを混ぜないと予算出さないよ、と文科省の役人に脅されたのかね。
563:Socket774
13/05/21 22:05:43.08 dIbniI9U
561TFLOPSのうちコプロセッサのXeon Phi 184台が368TFLOPSを出し、
残りの193TFLOPSを936ノードのSparcが出すんですね。
564:Socket774
13/05/22 01:54:46.60 eSbIv2GR
書きやすいのはXeon PhiよりSPARC FXかなと。
565:Socket774
13/05/22 02:50:50.20 w/s+feQY
大規模SMPじゃないとはかどらない研究もあるのでね
566:Socket774
13/05/22 12:29:34.06 Be88cXVD
>>562
Xeon phiの構成はだいたいどこも一般的なCPU＋Xeon phiだろう。
SPARCはおまけじゃないが、SPARCである必要は全くない、どころか不自然。
567:Socket774
13/05/22 12:38:10.87 Opq0TktK
いろいろ混ぜたところで性能をたたき出す研究とかじゃねえのん？
568:Socket774
13/05/22 16:16:54.39 k+gpcyAH
これ面白いがオラクルは文句言わないのかな
>OracleなどのデータベースはCPUやコア単位でライセンス料が決まっており，
>CPUやコアが増えるとそれに比例してライセンス料が高くなります。
>しかし，このvSMP Memory ExpansionならCPUカウントはCPUノードの
>サーバ分だけで，多数の安いサーバのCPUはアプリは走らないので，
>カウントに入らず，ライセンス料も安く上がります。
URLﾘﾝｸ(www.geocities.jp)
569:Socket774
13/05/22 16:18:38.33 k+gpcyAH
>名大
FX10はそのまま京で走るソースを準備するための演習場だろう。
570:Socket774
13/05/23 23:25:37.37 4e+uuGDu
>>566
本質は豆腐インタコネクタによる密な結合だろ
SPARCなのはそれ使ったスパコンがそれしかなかったからで
571:Socket774
13/05/24 09:03:55.71 PU330X3O
>>562
全然そんなことは無いよ
Intel部分はまさにベンチ番長、ノード間通信がしょぼくてもパフォーマンスが出るアプリ向け
SPARC部分は、高いノード間通信が必要な計算でも速い
572:Socket774
13/05/24 09:05:40.43 JKEKpXfU
日本のスパコンはどの段階から hardware transactional memoryを実装するのかね？
PS4はhardware transactional memoryを実装しているとの噂もあるが…
URLﾘﾝｸ(arstechnica.com)
573:Socket774
13/05/24 09:07:50.04 PU330X3O
そもそも、HPC分野でhardware transactional memoryでパフォーマンスアップする用途って何があるんだ？
RDBやらJava VMみたいなのをHPCで使うわけじゃないし
574:Socket774
13/05/24 09:14:12.70 JKEKpXfU
>>573
>572はIBMの最新スパコンBlueGene/Qの記事なのだが、読めば分かるよ。
575:Socket774
13/05/24 10:12:24.87 gGUCF9T7
>>572
PS4にそんなものはない。
スレッド数が16とか32超えるような世界でないと意味もない。
HPCはちょっと違う。
576:Socket774
13/05/24 10:55:55.05 aBMOp7Qa
URLﾘﾝｸ(news.mynavi.jp)
>この機構でトランザクションの衝突を検出できるのは同一チップ内の
>コアの間だけであり、何千、何万ものチップを使うシステムでの
>有効性は筆者には良くわからない。
1CPU L2 32MB/16Core
Sequoia 98304CPU 1572864Core
577:Socket774
13/05/24 11:03:25.53 JKEKpXfU
>>575
メインメモリーからGPUのシェーダーコアに、直接データを受け渡せます。要は、
GPUのL1・L2キャッシュをバイパスできるんです。もちろん、データの読み込み
だけでなく書き込みもできます。
我々はL2キャッシュにちょっとしたタグをつけました。我々は「VOLATILE」タグ
と呼んでいます。キャッシュの中で、この属性を持つものとそうでないものを
マーキングしてコントロールできるようにしています。このタグを使った場合、
メモリーに直接書き込まれます。
URLﾘﾝｸ(av.watch.impress.co.jp)
IBM only implemented transactional memory within the confines of a single chip
using a tagging scheme on the chip's level-two cache memory.
URLﾘﾝｸ(www.electronics-eetimes.com)
メインメモリに直接読込・書込する場合に、ロックシステムに頼らないで効率
的に処理するのがhardware transactional memoryだからね。
transactional memoryの技術そのものがCellのSPUをHPC用途で活用させるため
にソフトウェアで開発されたようなもの。キャッシュコヒーレンシされている
既存のCPUと、隔離メモリを使うGPUにはこのような方法はいらないが、
SPUは爆速CPUだがメインメモリにDMAで直接読み書きするのが問題だった。
URLﾘﾝｸ(www.lsc.ic.unicamp.br)
このシステムが最も効果を発揮するのはGPUではなくて、CPUのSPUなのだが…
578:Socket774
13/05/24 11:19:57.15 aBMOp7Qa
HPCってことならトランザクションメモリよりこちらの方が気がかり
>PGAS(Partitioned Global Address Space)
URLﾘﾝｸ(news.mynavi.jp)
579:Socket774
13/05/24 11:27:08.04 aBMOp7Qa
>>577
ゲーム関係者は動作予測が困難なキャッシュハードウェアの
裁定に丸投げするのが好きじゃないんだろうな。
方向性はこれに似てる気がする
URLﾘﾝｸ(news.mynavi.jp)
580:Socket774
13/05/24 11:44:18.23 PU330X3O
CellのSPEは、コアごとに独立したローカルメモリっていう構造なおかげで、
小さいコアなのに結構性能があった
とくにローカルメモリで完結する演算に関しては爆速だったからな
581:Socket774
13/05/24 14:34:17.80 QnAlUu2H
>>577
なんというデタラメ
TMは投機的なメモリへの書き込みをロールバックする仕組みだよ
582:Socket774
13/05/24 14:49:41.81 SgQu/nOu
TMは、すごく使いにくそうなテクノロジだね。
よくよく考えて作らないと、発生頻度が低いが重大なデータ壊れが発生するバグが出そうで怖い。
583:Socket774
13/05/24 16:09:27.42 QnAlUu2H
BGのTMでは同一のメモリアドレスを複数のキャッシュラインに割り当ててバージョニングする
あるバージョンが捨てられる際には持ち主のスレッドには通知がいくようになっている
584:Socket774
13/05/25 00:52:28.34 ohV/r7oZ
トランザクションなのでデータ破壊は起きないが
TMの実装等によっては任意回のロールバックがありえるので
適切にバックパスを設計しておかないと
一定回数HTMで投機実行してみて、うまくいかない場合は
ロックに切り替えるようなアルゴリズムがいる
585:Socket774
13/05/26 09:28:09.92 pmsP/bx/
このスレは難解なCPUアーキテクチャについて話すスレで、英文読めない人
お断りのスレで、新聞程度のニュースソースでは触れられない専門情報を
扱う所のように思っていたが、IntelがHaswell以降のCPUにhardware
transactional memoryを導入することを知らないということはないよね？
Haswell のトランザクション同期
URLﾘﾝｸ(www.isus.jp)
586:Socket774
13/05/26 10:24:26.02 T0n0DRYp
>>585
211 ：Socket774 sage ：2012/07/08(日) 11:47:26.86 ID:BliILcdQ
graph500でBG/Qがぶっちぎりみたいだけど、理由はなんだろう。
トランザクションメモリ型のL2 とか関係してるのかな。
URLﾘﾝｸ(www.graph500.org)
Hot Chips 23 BG/Qチップ L2キャッシュでトランザクションメモリをサポート
URLﾘﾝｸ(news.mynavi.jp)
BG/Qと関係ないけど
トランザクションメモリのサポートが明らかとなったIntelのHaswell
URLﾘﾝｸ(news.mynavi.jp)
587:Socket774
13/05/26 10:49:51.78 DFM4SyiU
HPC分野でトランザクションメモリをHWサポートしたからといって
それによって性能は伸びるとは思えないけどね
588:Socket774
13/05/26 11:26:43.37 pmsP/bx/
>>587
「トランザクションメモリはマルチプロセサ時代のプログラム作成を容易にする
切り札の1つと見られている。」
URLﾘﾝｸ(news.mynavi.jp)
と言われているのに、
＞HPC分野でトランザクションメモリをHWサポートしたからといってそれによって性能は伸びるとは思えない
その理由を教えてくださいなw
589:Socket774
13/05/26 11:27:13.10 ZpbIPepr
プログラミングの煩雑さが緩和されるなら意義があるんだけど、どうなんだろう？
590:Socket774
13/05/26 11:55:39.21 mr0bH61H
>>588
HPC分野では最大限のスループットを得るためにアルゴリズムによってデータ競合そのものを避けるから。
>>589
Haswellでの実装は、さらなる煩雑さと引き換えに多スレッド(8コア以上)環境でのスケーラビリティを得るもので、
今のコードが簡易になったりする効果はないかと。
591:Socket774
13/05/26 12:33:39.40 D8BAR7QF
確かにプログラミングモデル的にはロックよりトランザクションのほうが優れているが
実際の所HTMはハードウェア的な制限があったり、
競合が激しい場合はロックベースのアルゴリズムのほうがスループットが良かったりと
問題点もあるから、切り札はちょっと言い過ぎな感じも無くはない
トランザクショナルメモリがあればみんな幸せっていう単純な話にはならないだろう
もちろん無いよりあったほうがいいけど
592:Socket774
13/05/26 12:35:22.95 0bsFtm0e
IBMは、ハードウェアトランザクションメモリの効用を、JVMのパフォーマンスアップっていってたな
サーバサイドJavaを高速に動かすのに役に立つって感じ
593:Socket774
13/05/26 12:36:09.94 T0n0DRYp
トランザクションメモリが威力を発揮するケースはこんな感じか？
・並列化の可否を左右する依存データについて、受け渡しのタイミングを
完全に掌握していなくても並列処理のソースを書くことができる。
・タイミングが動的に変化するプログラムの場合、手書きだと
最悪ケースを基準にしなければならないが
ハードウェアトランザクションメモリがあれば、
実動作時に最悪よりもましな動作になるようなソースを書くことができる。
594:Socket774
13/05/26 12:44:27.19 pmsP/bx/
意外と英文を読まないみたいなので、日本語で…
世界最速スパコン、セコイア(IBM Blue Gene/Q)の凄さの秘密に迫る
URLﾘﾝｸ(sssslide.com)
45頁にSoftware Innovationsが書いてある。
595:Socket774
13/05/26 12:45:10.33 eme8vsco
HTMが導入されても計算機の動作を把握しないで並列プログラムを書くのは依然として不可能。
596:Socket774
13/05/26 13:12:37.66 ZpbIPepr
英語とか全然読めん。
英語スラスラ読める人、尊敬する。
597:Socket774
13/05/26 15:05:28.41 pmsP/bx/
トランザクションメモリがそもそも必要なのは共有メモリ方式の時であって、
大規模実データを一体として取り扱う必要がある場合、例えば大規模災害等で
突発的に発生してリアルタイムに状況が変化し早急な解決が望まれる問題など。
たんぱく質折りたたみのように単純に足せばよいものは分散処理で十分。
(例)大規模グラフ最適化アルゴリズム
ベクトル・スカラープロセッサから成る不均質でかつ分散共有メモリから成る
大規模並列環境において高性能なグラフ最適化を実現する必要あり
大規模グラフ格納基盤：ペタバイト級の大規模グラフデータ
•高速なグラフ解析に不可欠なランダムアクセスや細粒度I/O処理を提供
URLﾘﾝｸ(imi.kyushu-u.ac.jp)
598:Socket774
13/05/26 15:06:09.78 pmsP/bx/
(>>597続き)
共有メモリでは多数のコアが作業するので、データにハッシュタグを付けてDB化。
あるコアがDBで読み書きする時に他のコアが使えないようにDB全体(粗粒度の)
ロックをかけると、1スレッドで処理遅い。DBを多数に分割して(細粒度の)
マルチスレッド化して高速化すると、容易にDB間で多重ロックになりフリーズ多発。
はい、プログラマーさん頑張って仕事してねと言われても、大規模になると無理ゲー。
なら、ハードウェアがプログラマーの代わりに処理しましょうというのがHTM。
URLﾘﾝｸ(www.isus.jp)
URLﾘﾝｸ(news.mynavi.jp)
599:Socket774
13/05/26 15:08:08.08 ZpbIPepr
安藤先生の記事は他と一線を画すな。
600:Socket774
13/05/26 15:19:38.99 5Avt4dxd
他と違って某有名なプロセッサ設計を実際にやってた人だからね
601:Socket774
13/05/26 18:02:20.97 T0n0DRYp
Haswell-xがサポートする「干渉」の範囲って、広くてもQPIでつながってる
プロセッサまで、狭かったらプロセッサ内コアまでだよね。
大規模なHPCはほとんどE5 DP の多ノードだが
どれだけ影響あるのかな
602:Socket774
13/05/26 18:10:26.99 T0n0DRYp
NUMAlink のSGIなら256ソケット（現行UV2000）以上を
干渉範囲にできるのだろうか
603:Socket774
13/05/26 18:50:54.48 pmsP/bx/
Cool Chips 16 - 富士通がハイエンドプロセサSPARC64 Xを発表
URLﾘﾝｸ(news.mynavi.jp)
SPARC64 Xは28nm CMOSプロセスで作られ、16コアと24MBのL2キャッシュを集積している。
倍精度浮動小数点のピーク演算性能は382GFlops、メモリバンド幅は102GB/s。
メモリバンド幅が律速となるStreamでは17倍の性能向上。
10進浮動小数点演算(104倍速)と暗号処理用の新命令(29倍速)のサポートが追加。
604:Socket774
13/05/26 20:14:27.09 N676A10G
10進浮動小数点演算のハードウェアサポートは、そのうちIntelもXeonプロセッサとかでやるんじゃないかな？
605:Socket774
13/05/31 16:26:49.15 rAnZKfDU
L2でかくね？
606:Socket774
13/05/31 16:59:51.70 QVWVomMH
キャッシュのトポロジーが違うと考えればいいんじゃないか。
XeonはL3が20MBだし。
607:Socket774
13/05/31 22:37:59.62 sSc6MdeR
10進浮動小数点演算なんて何に使うんだよ。
608:Socket774
13/06/01 00:33:14.11 lp7cCz5w
そりゃ十進演算だろ
609:Socket774
13/06/01 01:52:13.40 WecnSN1b
>>607
金勘定では普通
610:Socket774
13/06/01 04:10:48.19 sPJSfaHE
新しめの言語やCOBOLに10進数型FPが存在したり端数の丸め指定入ってるのは無いと困るからだ
611:Socket774
13/06/01 04:19:59.79 lp7cCz5w
小数が入ってくると二進数と十進数では誤差が出てくるからな
もちろん無限桁使えれば数学上等しいようにはできるんだけど（1=0.99999……みたいに）
実際には有限桁でやらなきゃいけないので誤差が出る、と。
612:Socket774
13/06/01 09:42:52.22 bX97KTg6
2進数では0.1を正確に表現することができないから一切の計算誤差が許されない金勘定に2進数の浮動小数点実数は使えない。
昔のPCソフトでは1万倍した整数の形でdoubleの箱に保持する一種の固定小数点型とかもやっていたが、乗除算で誤差が出ないようにするのが面倒くさいので今は10進実数の通貨型がサポートされる処理系を使ってライブラリに丸投げする。
ただ計算が遅いからハードウェアサポートが欲しいという要求がでる。計算過程で随時指定の桁数で丸め処理が必要だったりするので単純な計算でも案外演算量は多かったりする。
613:Socket774
13/06/01 12:03:56.77 s+FU9WyX
doubleじゃねえだろ
614:Socket774
13/06/01 12:22:14.59 WecnSN1b
doubleだろ。
単精度で4桁を小数点以下に割り当てたら
3桁しか残らないぞ。
615:Socket774
13/06/01 12:29:07.43 da9m/vIr
浮動少数点で格納したら意味ないじゃん
普通は4バイトとか8バイトの整数型に入れる
616:Socket774
13/06/01 12:36:23.24 bX97KTg6
>>615
お前の月給じゃないんだから10000倍して4バイトに収まる訳がなかろうに。
ちなみに64bit整数は昔の処理系では使えない。
617:Socket774
13/06/01 12:38:49.01 da9m/vIr
10000倍じゃないけど、100倍して4バイト整数という処理系はある
というつもりで書いた
618:Socket774
13/06/01 12:40:05.29 WecnSN1b
ごめん、1万倍した64bit integerだった。
619:Socket774
13/06/01 14:09:29.86 QOXMkgH9
それならば納得です。
620:,,・´∀｀・,,）っ-○○○
13/06/03 13:17:00.10 4KZ1rlFJ
.NETにも独自のDecimal(128ビット10進浮動小数点型）がある
621:Socket774
13/06/03 15:14:01.10 hOF5O3dh
Jaguarのバックエンド、単精度乗算のレイテンシが2サイクル(加算が3なのに)だったり
水平加減算のスループットのペナルティが無かったり
2パイプしかないのにシャッフルユニットが2つだったり
無駄に力が入ってるな
キャッシュ含めてメモリシステム周りが貧弱なので相殺されそうだが
622:Socket774
13/06/03 15:29:25.96 L6/dA0Jg
お金の計算は計算方法が異なると困るから、規格ができたら右にならえでは。
「IEEE754-2008規格では10進の浮動小数点形式が規定」
623:Socket774
13/06/03 16:15:01.89 hcWixZJg
>>622
統一規格でも現在の運用に合わないものは使えないし、合っていれば規格が違っても相互運用できる。
624:Socket774
13/06/03 20:34:34.16 05B5Gxjq
>>621
独特の設計だなｗ
625:Socket774
13/06/03 22:51:55.97 BNh0TYhZ
SilvermontがFPをそこまで重視していないのとは対照的だが……
626:Socket774
13/06/04 00:38:27.58 KDX8wf26
目指す所が違うから名
627:Socket774
13/06/04 11:10:22.95 PBRqjwV5
>>625
そのへんの割り切りはIntelは得意だよね
デコーダーもComplex 1基とSImple複数って構成だし
LoadとかStoreも非対称（過去形？）だったりするし
628:Socket774
13/06/04 11:15:17.37 Y6v5PD0x
正直モバイルでFPは用途が
？
629:Socket774
13/06/04 12:49:32.44 xDRLwVCt
>>622
そもそもIEEE754-2008でやっと2進数FPの厳密な丸めかたが決められたけど
10進FPは一緒に規定されるまえに主要言語は軒並みDecimal型として実装してたよ
630:Socket774
13/06/04 14:32:31.50 +JB+ZOA8
>>627
非対称なデコーダはAMDもBulldozerで採用した
631:Socket774
13/06/04 14:42:33.92 wIgqTCTt
むしろプロセスで劣る（つまり素子数や熱の制限がきつい）AMDのほうが「割り切り」って面では強いられてると思うんだよなあ
632:Socket774
13/06/04 15:36:10.20 lfdSYQ0o
>>612
もうちょっと詳しく説明お願い！
一切の計算誤差が許されないのなら固定長浮動小数点演算なんか使えないと思うのだが。
加減乗除だけでも多倍長の有理数表現が必要なはず。
10進浮動小数だから誤差が無くて、2進数浮動小数だから誤差があるって処理って、
ごくわずかしか思い浮かばないんだけど、それってハードで実装しなくてはならないほど頻繁に必要なの？
金融独自で、さらに金融の中でもいろいろな丸め方が存在する演算は、
ハードなんかで実装しない方が良いと思うんだけど。
633:Socket774
13/06/04 15:57:12.63 +JB+ZOA8
>>631
たぶん開発リソースが少ない分、リスクの小さい(ウィークポイントの少ない)実装にするのだと思う
Intelはそういう部分の見切りが上手いというか、上手くサボるんだよねえ
たぶんそういう差の積み重ねがワットパフォーマンスの差になっているのだと思うけど
634:Socket774
13/06/04 16:12:00.51 wIgqTCTt
10進で計算が前提になってるんだよ金勘定は
だから10進だと「定義どおりなので」誤差はない
2進だと誤差が出る
どの桁でどうやって丸めるとかはまた別の話
CPUの面積が余り気味で、多コアにしたりGPU乗せたりとかしてる一環で
クソ重い10進演算を補助する回路をつけようって話なんじゃないの
「実装しなきゃいけない」というより「実装したらもっと魅力的な商品になる」と。
635:Socket774
13/06/04 16:19:34.12 lfdSYQ0o
>>634
10進浮動小数点演算もサイズや実装によって誤差は異なるけど。
636:Socket774
13/06/04 16:29:55.09 lfdSYQ0o
>>634
ほんの少しのハードの追加ならそんな非常に特殊な用途用の命令が存在しても良いとは思うけど、
10進浮動小数のハードは2進演算ハードと同レベルの非常に巨大な回路が必要だぞ。
そんなニッチな命令よりは128bit浮動小数点演算の方が先だな。
637:Socket774
13/06/04 18:04:11.16 wIgqTCTt
>>635
よくわからないんだが、10進演算での誤差って何？
「10進演算が前提で、それに基いてどういう計算するか決まってる」んで
何桁まで計算してあとは切捨てとか切り上げ、四捨五入とかいう話はあっても
誤差はないと思うんだが？
638:Socket774
13/06/04 18:21:23.72 oiMleJsg
処理系によって異なるパターンの内部演算に分解されちゃうようなザル仕様だと
丸め誤差がでちゃう可能性はあるが、処理系による実装差が出ないように個々の
演算をきっちり仕様化してあれば一意な結果が出る
639:Socket774
13/06/04 18:33:38.53 L9YR0ENa
>>632
丸めの方法も含めて規定されている計算方法で得られる結果に対して一切の誤差は許されないということに何か疑問でも？
処理系の仕様で勝手に丸め処理されては困るので普通は丸め処理は明示的に行うのでデータフォーマットとしては無理に統一しなくても必要な範囲と精度が実現できるものであれば何でも良いということなんだが。
640:Socket774
13/06/04 19:26:10.12 BwjFU6Ay
104 10進浮動小数点演算
URLﾘﾝｸ(news.mynavi.jp)
641:Socket774
13/06/05 00:12:19.01 emICwLz8
>>537
商業丸めとか数学丸めとか丸め方にも指定があるがそれらも規格化されるまでは実装がバラバラだったんだ
642:Socket774
13/06/05 01:01:21.63 V0hB5HRr
>>638
その「仕様」がいろいろ存在するけど、それらすべてにハードで対応するの？
ハードに仕様を合わせるの？
>>639
明示的にしか丸めないなら、四則演算だけでも多倍長有理数演算が必要になるけど。
金融は加減乗算しか使わないの？
643:Socket774
13/06/05 01:06:56.73 NiTPP8Cs
世の中には有効桁数というものがあってだな
644:Socket774
13/06/05 09:23:25.27 +SKThwOg
>>642
四則演算と指定桁での丸めだけ使って累乗計算なんかは自前でやる。計算途中の一時データに統一性の無い丸め処理を施す場合があるから、お手軽な組込関数は大体使えない。
多倍長計算はいらないが計算途中で10進で小数点の上25桁、下15桁位は表現できると何に考えずに計算式通りに定数を処理できるので嬉しい。
645:Socket774
13/06/05 12:48:21.24 +o3xM8mf
>>642
IEEE754-2008準拠って名乗るなら演算器もコンパイラも仕様に沿った動作するように実装されなきゃならん
多倍長みたいにハードウェアが対応してなくてもソフトウェア側で処理するのもあり
646:Socket774
13/06/05 18:29:07.48 V0hB5HRr
>>644
10進40桁って128bitでも足りないじゃん。
そんなのがハードで実装されるわけが無いと思う。
あと、除算は何進数だろうが浮動小数点演算であれば丸めが発生する。
2進数とか10進数とか関係なく。
>>645
それは10進数じゃなくて2進数も同じ。
10進数だとすべての金融ソフトの丸め処理と一致するとでも言うのか？
647:Socket774
13/06/05 18:39:47.61 NiTPP8Cs
>>646
> 10進40桁って128bitでも足りないじゃん。
レンジと有効桁数の区別がつかないのか
648:Socket774
13/06/05 18:40:24.42 3TizW2pY
だからさ、除算のときを含めた「誤差」をどう処理するかの定義が10進でされてるんだよ
コンピュータ使ってない時代もあるんだ、そういう時代に手やソロバンや手回し計算機とかで
計算するために、きっちりどうやるか決めてある。ここはわかるな？
簡単に言うと
数学的な絶対正しい解 と、10進で計算する金勘定的に正しい解は別物
必要とされているのは、数学的に正しい解じゃなく、金勘定的に正しい解
だから10進で計算すれば誤差はない、2進だと誤差が出る
649:Socket774
13/06/05 19:21:39.28 V0hB5HRr
>>648
> それは10進数じゃなくて2進数も同じ。
> 10進数だとすべての金融ソフトの丸め処理と一致するとでも言うのか？
650:Socket774
13/06/05 19:28:04.40 NiTPP8Cs
>>649
> > 10進数だとすべての金融ソフトの丸め処理と一致するとでも言うのか？
まさにその通り
なぜならそう実装するから
651:Socket774
13/06/05 19:30:05.34 V0hB5HRr
そもそも個人のパソコンで行うような金融の計算が、
ソフトウェア演算ライブラリじゃ問題ある程重いか？
日本人全員のローンの利息計算だって普通のPCで一瞬でできるレベルな気がするが。
金融計算より重い処理なんて山ほどあるよ。
>>650
すべての金融ソフトの丸め処理を把握してると？
652:Socket774
13/06/05 19:30:57.63 NiTPP8Cs
>>650
誰かが仕様を決めた以上、そいつが把握している
653:Socket774
13/06/05 19:42:28.63 3TizW2pY
>>651
少なくともメーカーは市場調査くらいやってるだろうから、お前よりは必要性わかってるだろ
654:Socket774
13/06/05 21:56:46.68 V0hB5HRr
>>652
世の中にある多くの金融システムの仕様を同じ人が決めたと？
>>653
必要性が薄いから今現在実装されていない。
655:Socket774
13/06/05 21:58:18.29 NiTPP8Cs
>>654
なぜ同じ人が決める必要が？
656:Socket774
13/06/05 22:13:22.10 3TizW2pY
>>654
で、そろそろ10進積もうかって話になってるから、ここで話題に上ったんだよな('A`)
657:Socket774
13/06/05 22:17:24.62 5m755TQP
10進ALUって、IBMのPOWERプロセッサ (PowerPCではない)に載ってるよね。
658:Socket774
13/06/05 22:25:37.66 V0hB5HRr
>>655
ん？
話がかみ合ってない。
> まさにその通り
> なぜならそう実装するから
現状のシステムがすべてIEEE754-2008準拠なわけでは当然無い。
それらのシステムすべてが、わざわざ動作仕様を変えてまでハードを使うことを望んでいるのか？
それをなぜあなたが知ってるのか？
>>656
intelからそういう発表はないけど、そういう話になってるの？ソースは？
659:Socket774
13/06/05 22:29:18.45 NiTPP8Cs
>>658
今使っている(ソフトで実装されている)10進浮動小数点ライブラリをIEEE準拠のハードウェアを使うように書き換えるだけだよ
インターフェースはそのままで
660:Socket774
13/06/05 22:40:09.97 3TizW2pY
>>658
富士通がSPARCに積むってのがこのスレで話題に上ったきっかけだろ。ソースも>>603で挙げられてる
POWERの例もついさっき出たしな('A`)
661:Socket774
13/06/05 22:41:04.70 V0hB5HRr
>>659
すべての金融システムがコストをかけてIEEEに準拠するよう動作仕様を変えるって？
まったく話にならん。
662:Socket774
13/06/05 22:47:32.47 V0hB5HRr
>>660
intelやARMが積まないうちは、個人レベルだと需要は少ないってことだよな。
金融計算でCPUパワーが足りないなんて人はほんの一握り。
映像系音声系の処理の方がはるかに需要は多い。
まあ、要らないって人が要らないって主張してもしょうがないからこの辺で消える。
663:Socket774
13/06/05 22:51:59.04 NiTPP8Cs
>>661
仕様は変えずに実装だけ変えるんだよ
あとライブラリは普通はベンダーが供給する
664:Socket774
13/06/05 22:55:38.16 3TizW2pY
>>662
みんながSPARCの話をしてたのに、お前だけインテルの話してたんだな('A`)
665:Socket774
13/06/06 07:12:57.00 4cKTRa+G
だいたい、10進計算は大型汎用機で普通に実装されてたんだよ。
別に新しいものでも何でもない。
COBOLなんて使ったこと無いだろうから、知らんのだろうが、普通に10進計算が実装されてんだよ。
つか、これがないと金融系のソフト開発やってらんねーんだわ。
オープン系が汎用機の領域にきてて、機能拡張に使えるシリコンに
余裕が出てきてるから、実装するんだよ。
今までライブラリでソフト実装してたもんを、ハードにするだけだ。
666:Socket774
13/06/06 08:35:30.72 WWYqazsl
金融だとコンパックの電卓が業界標準なんだっけか。
667:Socket774
13/06/06 08:48:59.14 Y7eBwphs
多倍長が必要になるほど儲かってみたい
668:Socket774
13/06/06 09:30:59.35 8ptgtkaI
ヒューレットパッカードの電卓かっこいいよな、使ったことないけど
669:Socket774
13/06/06 12:19:19.35 u0I3Ibss
第104回 10進浮動小数点演算
URLﾘﾝｸ(news.mynavi.jp)
第105回 10進数の演算ハードウェア
URLﾘﾝｸ(news.mynavi.jp)
Intelが10進ハードウェアをもしも載せるとしても
なんちゃら-EX だけになるだろう。EXにはRAS機能を順次載せて来てるが、
それより下に下りてくる気配はない。
さしものIntelもEXの更新間隔はメインストリーム向けよりも広いが
次のEXはいつ予定だっけ
670:Socket774
13/06/06 12:26:40.27 u0I3Ibss
>>665
去年NECが復活させたメインフレームのプロセッサNOAH-6も
10進ハードウェアは積んでるんだろうな。
Itanium路線でやってた時はライブラリで処理してたのかな
671:Socket774
13/06/06 12:37:56.05 OgDrlubA
そもそも今までソフト実装だったのをハード実装にしたらJavaで10倍、C#で5倍ぐらい性能伸びたから10進数FP対応くるね
って話だったのにハードウェア対応とソフト実装、IEEE754-2008とそれ以外の仕様
ついでに数学丸めと商業丸めと演算上のビット精度誤差までごちゃごちゃにしてる残念な子が一人で暴れてんなあって感じが…
672:Socket774
13/06/06 14:45:02.79 5ItfWPGG
MSX BASICの実数もBCD
673:Socket774
13/06/06 15:48:14.09 8ptgtkaI
FP1100だって
674:Socket774
13/06/12 03:15:17.89 9YyN4IPQ
Power8はMacro fusionみたいなことをやる
URLﾘﾝｸ(gcc.gnu.org)
675:Socket774
13/06/12 03:30:12.01 fPuZUB3w
インデックスの計算か
これでx86はまた一つ劣勢に立たされる
とかいう
676:Socket774
13/06/12 04:54:49.98 KVmy8iav
>>674
>7) Hardware transactional memory support;
BG/QのMulti-Versioned Cache（L2）と同じなのかな
URLﾘﾝｸ(news.mynavi.jp)
677:Socket774
13/06/18 17:23:31.47 McFoqs6d
CPUとしての利用も可能に - Intel、次世代Xeon Phi製品の概要を公開
URLﾘﾝｸ(news.mynavi.jp)
>一方のKnights Landingは、Intel MICアーキテクチャに基づいて設計された製品で、
>第2世代の3次元トライゲートトランジスタを特徴とする同社の14nmプロセス技術が採用される。
14nmの最初にXeon Phiがきた。
678:Socket774
13/06/18 20:43:36.49 Fb7DsfnU
うほ～！！
14nmマンセー！！
Intelのプロセス技術は史上最強なりぃ！！
679:Socket774
13/06/18 21:33:20.37 TqXLOrP6
Core i7 4770Kは、Haswellの目玉機能のTransactional Synchronization拡張命令(TSX)が付いてないんだね
4770Kはフラッグシップモデルだから付いているのかと思ってた。specificationsの表をよ～く見て買わないといけないね
680:Socket774
13/06/18 21:35:45.54 m0q93vRk
mjd!
681:Socket774
13/06/18 21:58:46.42 ydN4OYxe
マーケティング関連でわざと制限をかけてるだけなのか、それともそのへんがクロック的にやばいのか
682:Socket774
13/06/18 22:10:33.02 b7SKqonz
XeonのHTT有無とかi7のVT-dの有無とか
実機チェック必須で表記を鵜呑みにできない件が続くなぁ
683:Socket774
13/06/18 22:24:59.22 TqXLOrP6
4770K TSX無 VT-d無 HD4600 84W 4core 3.5GHz 8MB cache
4770 TSX有 VT-d有 HD4600 84W 4core 3.4GHz 8MB cache
4770R TSX無 VT-d有 Iris5200 65W 4core 3.2GHz 6MB cache
4770S TSX有 VT-d有 HD4600 65W 4core 3.1GHz 8MB cache
4770T TSX有 VT-d有 HD4600 45W 4core 2.5GHz 8MB cache
4770TE TSX有 VT-d有 HD4600 45W 4core 2.3GHz 8MB cache
4765T TSX有 VT-d有 HD4600 35W 4core 2.0GHz 8MB cache
こうして見ると、4700 desktopシリーズの中では4770Kと4770Rが特色があるね
グラフィックスは4770RだけがHD4600 GPUの2倍速いIris5200 GPUを積んでいるが、
4770RだけCPUのラストレベルキャッシュのサイズが他の4分の3になっている
684:Socket774
13/06/18 22:47:47.04 SGKvgFgr
ivyも制限無かったっけ？＜Kシリーズ
685:Socket774
13/06/19 05:42:36.61 Y/mR7fKu
マーケティング上の理由じゃないの？
KなんてOCして遊ぶ用で、ベンダーが業務用に採用することないし。
686:Socket774
13/06/19 13:02:31.04 H/tch5NX
URLﾘﾝｸ(blogs.nvidia.com)
NVIDIAがGPUコア (Kepler) のIPをライセンスする事業を始める
687:Socket774
13/06/19 13:07:02.91 nnkgg47H
mobile soc向けかねPC,HPCなら単体ですでにあるし
688:Socket774
13/06/19 13:34:15.06 FaEhH85S
AMDはモバイル用GPU作ってたけどQualcommに売ってしまったんだよなぁ
売らずに取っておけば今頃はPowerVRやmaliのようにそれなりの地位を築けたと思うんだけど
689:Socket774
13/06/19 13:51:27.57 nnkgg47H
intelが使ったら面白うございますな
eDRAMつきで
690:Socket774
13/06/19 14:16:20.82 /0G3svaA
>>686
もうちょっと早くやってれば、家庭用ゲーム機がnvidiaのGPU積んでたかもしれないのにね
691:Socket774
13/06/19 15:23:55.35 nnkgg47H
power系とkeplerのSoCですか
692:Socket774
13/06/19 21:14:58.22 qZjQtIBa
>>683
4770RはL4キャッシュがついてるだろう。L3 6MB L4 64MBだ。
GUIアプリじゃまったく無意味だが、使いようによってはかなり強力。
693:Socket774
13/06/19 21:42:09.36 i45nogX+
4770RはTSXなしという時点でI'll passだな
694:Socket774
13/06/19 21:54:21.49 52+bh1t0
現時点では一般的なクライアントPC用途じゃ、VT-dもTSXも不要だけどな
そもそもTSXは対応ソフトが無いし
695:Socket774
13/06/20 05:45:14.42 NX9zoQnw
KにGT3載った全部入りでない時点で
696:Socket774
13/06/20 11:02:50.47 oZGinq0x
GT3は乗らなくていいから、eDRAMによる巨大L4のせた
ハイパフォーマンスデスクトップCPUは欲しい
697:Socket774
13/06/20 11:44:03.34 dVRATuST
>>696
禿同