12/12/15 00:26:08.52 MrF8rTKv
>>1乙well
3:Socket774
12/12/15 12:13:16.40 GlMd4jtQ
さて前スレの最後でSIMMとかDIMMとかRIMMとか全く聞かなくなった用語が出てきたが。
DDR4とGDDR6は実現可能だけど、次どうするの？DIMMはこれ以上進化させるのは不可能だし。
TSVが実現したとしてもメインメモリーもビデオメモリーも不要になるわけじゃないし。
DRAMに代わるようなメモリーも開発されているけど今のところ実用段階に無いし。
どうするんだろ？
ラムバスに頭下げる？
4:Socket774
12/12/15 12:19:34.24 CjLNJKxZ
(保持・読取・接続)方法をにゴッチャにしてラムバスがどうとか
頭悪すぎ
5:Socket774
12/12/15 12:58:50.93 II3nTnxb
メインメモリはTSVによる広帯域接続になりCPUと同パッケージになるでしょうな。
メモリを増やしたいときはインターコネクト経由でCPUを増やす、もしくはCPUのないメモリコントローラ+メモリだけのチップを繋ぐ。
6:Socket774
12/12/15 13:05:48.56 LQBrR4mw
ついに製品化が始まったスピン注入メモリ
URLﾘﾝｸ(pc.watch.impress.co.jp)
Micron、512Mbitの相変化メモリをサンプル出荷開始
URLﾘﾝｸ(pc.watch.impress.co.jp)
メモリ技術が実用段階になってもすぐに自作PCになんて来ない。
来るのは出がらしになった頃
7:Socket774
12/12/15 13:08:11.81 II3nTnxb
TSVによるメモリ統合はハイエンドGPUから始まると思うよ。数が少なくて高価格なので実験場になりやすい。
8:Socket774
12/12/15 13:19:01.80 MrF8rTKv
>>6
熱いパトスも注入してくれよな！
9:Socket774
12/12/15 14:36:22.75 GlMd4jtQ
>>6
早く実現して欲しいな、DRAMだけ進化から取り残されつつあるし
いっそのことDRAMから離れてみたらいい
10:Socket774
12/12/15 16:20:34.19 jJCTvyIJ
DRAMのlatencyを今の1000分の1にまで短縮できると劇的に進化しそうなんだが｡
11:Socket774
12/12/15 16:30:30.61 II3nTnxb
そうだな
問題はメモリが劇的に進化しないとlatencyを1/1000に短縮できないってことだな
12:Socket774
12/12/15 16:32:38.47 GlMd4jtQ
さてDDR5とGDDR7は実現不可能だし。どうしたものか。ラムバスが無理なら。
何か別の方法を考えねばな。
13:Socket774
12/12/15 16:38:23.30 II3nTnxb
メモリの進歩を勝手に不可能にしないように。
DDR5はDIMMではなくなるかもしれないがね。
14:Socket774
12/12/15 17:51:28.07 GlMd4jtQ
>>13
だからDIMMのままなら不可能って話ですよ
DIMMを止めるなら可能
15:Socket774
12/12/15 19:13:34.72 TkApCPaI
cpuもメモリもマザーに直付けの方がレイテンシ減らせるんだろうな
16:Socket774
12/12/15 19:15:47.48 MrF8rTKv
メモリとかしょっちゅう変えないし、もう直付けで高速になるほうがうれしいよ。
17:Socket774
12/12/15 19:36:05.88 Yv85oKP1
L2キャッシュは512KBまで順調に性能が伸びた印象だけと
その後1MBやらL3キャッシュやらは熱密度の緩和だけで性能に対するインパクトがない・・・というかレイテンシが悪化する一方
メインメモリもDDR2、DDR3とレイテンシ減らないし
eDRAMもメインメモリが不要になる訳でもなく中途半端なんだよな
18:Socket774
12/12/15 20:54:20.51 GlMd4jtQ
TSVがCPUに搭載されてもメインメモリーが不要になることは無いだろう。
前ほどには重視する必要が無くとも。
TSVで搭載できる量にはダイサイズから言って限りがあるし。大容量L5キャッシュ的な使い方に
なるでしょう。L4キャッシュはそのままSRAMと言うことでね（eDRAMはダメみたいなんで）
19:AMD次世代に期待 ◆RjPzts7DLUKR
12/12/15 21:21:21.50 SpXkcD04
プログラマが明示的に使えるようにするのでは？
20:Socket774
12/12/15 21:56:15.76 YTdLufKJ
帯に短く襷に長いL4がいらない
21:Socket774
12/12/15 22:58:14.15 II3nTnxb
メインメモリをTSVで繋ぐことになるかと。少なくとも携帯機はそうなる。
そしたらPCやサーバもそれに追随しないわけにはいかない。テクノロジドライバが移ってるということだね。
22:Socket774
12/12/15 23:01:12.99 GlMd4jtQ
>>20
それでもインテルが将来搭載すると言う噂がある
23:Socket774
12/12/16 09:41:13.66 vJ442KaI
URLﾘﾝｸ(northwood.blog60.fc2.com)
インテルがL4キャッシュ（SRAM）を搭載したいのは確実。だがHaswellには間に合わない。
24:Socket774
12/12/16 09:56:56.94 sURFyrtn
勝手にSRAMっていうなよ。
25:Socket774
12/12/16 10:22:15.94 vJ442KaI
>>24
だってeDRAMは絶対にありえないんだろ？TSVはそもそも間に合わないし。
じゃあSRAMしかないだろ。東芝が先日発表したSRAMはいつになるか皆目見当付かないし。
26:Socket774
12/12/16 10:29:44.58 VnhKNr2W
メモリを同一パッケージに含めてそこそこ広帯域で接続するのは
TSVなしでも出来る。巨大なSRAMをオンダイするよりは安いかもしれない。
27:Socket774
12/12/16 10:56:05.52 vJ442KaI
>>25
東芝が先日発表したSRAM（誤）
↓
東芝が先日発表したSRAMの後継（正）
28:Socket774
12/12/16 11:31:11.63 eWDScQTc
>>26
Pen2再びと申したか。
29:Socket774
12/12/16 11:31:41.33 rXIzy6Gx
そもそもインテルはeDRAMの技術を持ってない
30:Socket774
12/12/16 12:06:19.37 UAHFXPA1
LGA廃止どころか、ファミカセ版再びかｗ
31:Socket774
12/12/16 12:30:17.91 n6upkTES
PenProの影の薄さに泣いた
32:Socket774
12/12/16 12:57:28.47 Fz/UOGqP
LGA廃止でスロット化はありうるなw
33:Socket774
12/12/19 22:55:23.62 nuB5LynI
またスロットか
34:Socket774
12/12/20 00:46:48.73 btz+Uhhv
EUVは本当に実用化できるのか？
URLﾘﾝｸ(eetimes.jp)
●EUVなしでも8nmプロセス到達は可能？
より高い屈折率の液体を使う液浸リソグラフィやマルチ
パターニングなどを193nmリソグラフィと組み合わせることにより、
ITRSで最終点とされている8nmプロセスを実現できる
35:Socket774
12/12/20 01:10:11.80 lR//g/GD
URLﾘﾝｸ(image.itmedia.co.jp)
なんつー禍々しさｗ
36:Socket774
12/12/20 17:21:01.71 BNd6vxYr
32nm 22nm 16nm 11nm 8nm
微細化の限界が見えてきてるのかな？
37:Socket774
12/12/20 20:11:59.54 ZgXQbRM9
前スレの>927です。
>928，金田研にお邪魔した時はメインメモリはDRAMだとおっしゃっていたのでS820だと思う VPPもDRAMです
>932 ベクトルスパコンの主記憶はバンクインターリーブしているので 少々遅いDRAMでもかまわないのです
うそつき。
IPS コンピュータ博物館
【富士通】 FACOM VP-100シリーズ
（4）世界に先駆けてスタティックRAM（アクセス時間55nsの64キロビットSRAM）を主記憶装置に採用し高いデータ転送能力を実現
URLﾘﾝｸ(museum.ipsj.or.jp)
FUJITSU VP2000シリーズ諸元
主記憶 メモリ素子 1Mbit スタティックRAM, アクセスタイム35ns
URLﾘﾝｸ(museum.ipsj.or.jp)
このころのスーパコンピュータのメインメモリはSRAMで拡張記憶がDRAMのはず。
（メインフレームのメインメモリはDRAMなので、VPやS820などのスカラ演算もメインフレームより高速になる。）
アクセス速度の記憶は間違っていたが、やっぱり昔のスーパコンピュータのメインメモリはSRAMだよ。
Bitなんかでニュース記事読んでた記憶があるからたぶん間違いない．
38:Socket774
12/12/20 20:16:09.79 JIdceHk+
デスクトップPC・サーバPC L3やらL4が高帯域接続のオンパッケージDRAMになる
スマホ メインメモリが高帯域接続のオンパッケージDRAMになる
39:Socket774
12/12/20 20:34:59.43 ZgXQbRM9
>メインフレームのメインメモリはDRAMなので、VPやS820などのスカラ演算もメインフレームより高速になる。
ウソでした。
FUJITSU M-1800モデルグループ諸元
主記憶 記憶素子 1Mbit・スタティックRAM
URLﾘﾝｸ(museum.ipsj.or.jp)
お詫びして訂正いたします。
40:Socket774
12/12/20 21:05:09.00 +D/RchwL
S820は20nsの1MbのBiCMOSのメモリだねえ
あとVPじゃなくてVPPだから
41:Socket774
12/12/20 21:40:05.57 ZgXQbRM9
VPPはＣＰＵがCMOS化した後期の機種でＣＰＵサイクルが遅くなってる（SX-4なんかもそうだと思う）。
Ｓ８２０やＶＰのころはＣＰＵはバイポーラを使っていて、メモリはSRAM。
42:Socket774
12/12/20 21:51:11.27 +D/RchwL
>>41
90年代の話じゃろ？
43:Socket774
12/12/20 23:12:33.77 ZgXQbRM9
>42
そう。 前スレ>927で 1990年代の昔話と宣言してるのに。
44:Socket774
12/12/20 23:43:29.59 +D/RchwL
VPは80年代のスパコンじゃない
あんた一体何が言いたいの？
45:Socket774
12/12/21 03:03:01.04 7+8BzlLn
>44
確かに、１９９０年代×
１９９０年ごろのスーパーコンピュータ、VP，ＳＸ－３についてが正しい。
１９９１年ごろまではＶＰもＳＸ－３もメインメモリはＳＲＡＭだったはず。
（20年前、1991年ごろ大学や工場見学で見たので間違いないと思う）
要は、＞の３９の M-1800みたいに、メインメモリを前機種のDRAMからSRAMに変更した例もあるし、メインメモリSRAM化もありかな。
46:Socket774
12/12/21 13:24:17.96 JbvD8mRS
DRAMにもキャッシュメモリを搭載しよう
47:Socket774
12/12/21 16:29:14.52 7vkupimx
かつてその発想でレジスタ載せたメモリをNECが作っていてだな。
SRAM載せたのもあったような。
48:Socket774
12/12/22 16:14:19.74 7K0MrDCO
L1キャッシュ（STT-MRAM）＝128KB
L2キャッシュ（STT-MRAM）＝512KB
L3キャッシュ（STT-MRAM）＝64MB
L4キャッシュ（STT-MRAM）＝128MB
L5キャッシュ（TSV3D・HBM）＝8GB
メインメモリー（XDR3-DRAM）＝512GB
ビデオメモリー（XDR3-DRAM）＝128GB
メモリー関係はこれが理想
49:Socket774
12/12/22 21:17:00.99 hjsZg1v1
ここは加齢臭プンプンだな
50:Socket774
12/12/23 12:52:17.09 5MYvT3Fz
>>48
妄想にマジレスしても仕方ないが、
・L1大きすぎ
・L2とL3差ありすぎ
・L3とL4差なさすぎ
・L5意味なさすぎ
・階層深すぎ
・ビデオメモリ大きすぎ
・XDRに夢見すぎ
じゃね
51:,,・´∀｀・,,）っ-○○○
12/12/23 21:23:43.53 ql440CLz
MRAMはCPUクロックの半速以下でもいいL3とかにはいいかもしれないけど
L1に使うようなものじゃないな
52:Socket774
12/12/23 21:56:03.18 KkrHRp/o
10ns程度で書き込めて大容量化出来て寿命もないってんだから
STT-MRAMはメインメモリを置き換えられそうだな
あとはReRAMのストレージが早く実用化して欲しいわ
書き換え回数と速度がNANDよりも一桁以上向上するってな
大容量化しやすくて32Gbit品の試作まで出来たとか
53:Socket774
12/12/23 21:56:10.04 82LbALq9
L1L2はSRAMなのは当分変わらないだろ
54:Socket774
12/12/23 22:15:37.52 RHAdHd1O
L1とL2は現状変更しようがなさそう。変えるとすればL3で、階層の追加も内臓グラフィック用のメモリだな
55:Socket774
12/12/24 02:45:50.67 YIOQrlr3
キャッシュじゃなくてメインメモリとアドレス共有で特定のアドレス範囲だけ高速になるスクラッチパッドメモリとかならどうか
56:Socket774
12/12/24 02:49:26.59 LWBAx/Lc
現代のOSとアプリケーションの延長ではなかなか有効な活用が難しいですな。
57:Socket774
12/12/24 07:35:22.36 o++AMlbZ
そもそも、CPUと同じダイにのるキャッシュメモリはSRAMなんじゃね？
SRAM以外のキャッシュメモリを載せようとすると製造プロセスの変更が必要になるし
CPUと同じパッケージに封入される別ダイのL4キャッシュとかを、そういった新方式RAMで
58:Socket774
12/12/24 09:29:12.04 sqV++rT/
>>28-31と申したか。
59:Socket774
12/12/24 09:53:44.27 YFkUvAt4
>>52
微細加工で高層建築みたいなことができるのだね。
【続報】東芝、3次元構造のNANDフラッシュとReRAMを2013年にサンプル出荷へ
URLﾘﾝｸ(techon.nikkeibp.co.jp)
URLﾘﾝｸ(www.toshiba.co.jp)
60:Socket774
12/12/24 11:48:17.96 sqV++rT/
昔の二階建てメモリ思い出した。
61:Socket774
12/12/25 19:19:00.84 2z9SwGpg
>>48
メモリー（改定）
L1キャッシュ（SRAM）＝128KB
L2キャッシュ（SRAM）＝512KB
L3キャッシュ（STT-MRAM）＝64MB
L4キャッシュ（STT-MRAM）＝128MB（CPUと内蔵GPUの橋渡し）
TSV（TSV3D・HBM）＝8GB
メインメモリー（XDR3-DRAM）＝512GB
ビデオメモリー（XDR3-DRAM）＝128GB
SSD（ReRAM）＝10TB（3.5インチ）
62:Socket774
12/12/25 19:58:57.50 YziIUXGG
知恵遅れ丸出し乙
63:Socket774
12/12/25 21:54:30.41 eBjidmIP
なぜそんなスペックになったのか説明が必要だなｗ
64:Socket774
12/12/26 01:59:18.78 kXtDm0Z8
ぼくのかんがえたさいきょうのきゃっしゅだからな
これは誰も異論を唱えられない
65:Socket774
12/12/26 09:30:38.47 8QI9/43G
>>61
常識的に考えてL3もSRAMだろ
66:Socket774
12/12/26 12:27:42.66 79VkEW7b
>>65
でも一応STT-MRAMはSRAMの後継みたいだけどな。L1とL2は永久にSRAMのままだと思うけど
67:Socket774
12/12/26 12:55:38.60 K29+cBoe
L3程度ならSRAMよりSTTRAMの方が消費電力・面積・発熱でメリットがあるんじゃね
いまやダイの半分近くがL3だしここを縮小するなり面積同じでもっと詰め込むなりしてもかなり消費電力低減が狙える
68:Socket774
12/12/26 14:39:14.36 79VkEW7b
L1～L3までが既存のCPUの為のキャッシュメモリーで従来と用途が変わらず
L4がGPGPUによる内蔵GPU限定のキャッシュメモリーと言うわけか
69:Socket774
12/12/26 19:06:35.51 pG1Th3Ia
こちらには貼らなかったか…
東芝のCPU向け開発技術だが、これはファウンドリーでは無理ではないのかな？
40nm以降の自社Fabを持たない方針の東芝が開発している所が引っ掛かる。
(モバイルプロセッサ用キャッシュメモリ向け)
世界最高の低消費電力性能を実現した新方式の不揮発性磁性体メモリ（STT-MRAM）を開発
URLﾘﾝｸ(www.toshiba.co.jp)
70:,,・´∀｀・,,）っ-○○○
12/12/26 20:28:43.23 kmPk+E43
暗にIntelのFabでしか作れないと言ってるね。
Intelが組み込み事業どの程度まで関わるのか現時点でよく見えてきてないので
こういう技術が使えるかどうかってよくわかんないよね。
まあ別に売り込み先があるならいいけど・・・
Slot1までの頃ってL2キャッシュに東芝性SRAM使ってた時期もあったんだっけ。
71:Socket774
12/12/26 23:48:35.51 lLvl63kw
>>69
STT-MRAMはまずはDRAM代替を狙ってるはず
既存のロジック用プロセスとの親和性がどれくらいか知らないけど
簡単にはSoCなんかには組み込めない気がする
大容量SRAMを欲してる層もまだ多くないしね
72:Socket774
12/12/27 03:32:58.73 UZ8NW0FN
>>69
東芝はFlashではプロセス進めてるし、やろうとおもえばロジックの先端プロセスもできるはず
ロジックをやらないのはあくまで経営判断ってとこで
ただし、28nmがここまで供給不足でTSMCがこれだけ成功するとわかってたら、
ロジック辞めた選択は間違いと思ってるんじゃね？
もともと28nmが供給不足なのは、日本勢が40nmで投資辞めてその先に進まなかったのが最大の原因だな
73:Socket774
12/12/27 03:38:34.99 UZ8NW0FN
日本では過去にも。横並びで投資して供給過剰→横並びで投資やめて供給不足
→供給不足を突いて韓国勢が一気にシェアを持っていく
みたいなことやってたし、これが韓国からTSMCに変わっただけな気がするな
どこか１社くらい40nmから先に進んでたら、そこは今頃ウハウハだったかもしれん
74:Socket774
12/12/27 05:28:57.14 NR/YMkfv
パナは32nmまでやってるはず
75:Socket774
12/12/27 11:55:43.84 JK1TYk5Z
>>69
ファウンダリに特許ってか技術ライセンスするんでしょ。
作りたければ技術買ってねって奴さ。
76:Socket774
12/12/27 12:44:19.62 KSAMXpkf
SPARC自前でやってる不治痛さん忘れるな
77:Socket774
12/12/27 13:16:38.58 AI8Ik3tn
製造はTSMC
78:Socket774
12/12/27 18:19:14.77 RmP04B0e
>>69
インテルが欲しがってそうな気がするな
>>72
超円高で国内生産だと採算あわなかったからね。
79:Socket774
12/12/27 21:29:27.22 LJqiuoCm
ファウンドリ事業をやってた日本企業をあげよ
80:Socket774
12/12/27 21:38:12.99 9UeGDKI5
富士通はやってたよ
81:Socket774
12/12/27 21:50:37.48 9UeGDKI5
沖電気なんかも一時期は結構頑張っていた
82:Socket774
12/12/28 01:47:28.88 Ey6EJveN
円高だけじゃなく、実行法人税率が高いのも悪い
日本は半導体や液晶パネル製造向けに税金の優遇措置を行って実行法人税率を台湾並みに下げるべき
83:Socket774
12/12/28 10:04:47.75 YhKHSLVB
法人税率が高くても、設備投資は減価償却費として費用化され、利益から差し引
かれるので、減税と同じだよ。
会社の一番怖いのは設備投資して稼働率が上がらないと、すぐに減損会計を行っ
て大幅な損失を計上しないといけないところかな。公認会計士協会の問題だな。
シャープがいい例で、堺工場を新設したら急に売れなくなって、減価償却費など
かわいいくらいの一時償却にせまられて、台湾企業に身売りとあいなった。
減損会計をやめて減価償却費だけで済めばあそこまで酷いことにはならないよ。
84:Socket774
12/12/28 10:37:25.66 gtW9BMA8
大きな賭けに出て、裏目に出て失敗し、倒れる。
実にわかりやすいじゃないか。
次はもっとうまくやろう。
85:Socket774
12/12/28 10:51:29.90 osCuft0p
IFRSとか時価会計が世の流れだ
しかたなし
86:Socket774
12/12/28 14:39:34.13 YhKHSLVB
時価会計はEU諸国の公認会計士協会に引張られてIFRSになったが、
そのEU諸国がこの大不況でまたいろいろ変更をかけてくる気もする。
日本は一度決めると変えたがらないが、外人は情勢がかわるとコロコロ変える。
米国の銀行規制が良い例。日本でやっとフィナンシャルグループが完成した
と思ったら、米国は逆のほうに向いいたり。
87:Socket774
12/12/28 19:27:00.66 ztZLHmlp
ウィンタースポーツとか水泳とかモータースポーツとか、あっちの都合に合わせてころころルール変えてくるしね
競争のルールもそう
88:Socket774
12/12/28 20:21:09.84 g5M0r6uk
円安で1ドル100円ぐらいになるべきだ
89:Socket774
12/12/29 09:13:25.63 ifdQZRRg
日経新聞では1ドル100円は経済が混乱するから無理みたいな事を書いていた。
要するに、日本円で原油価格が同じレベルにならないと回りまわって全産業に
不具合がでるみたい。原油価格は世界レベルのインフレ・デフレで調整される
から、世界レベルのインフレを考慮すると1ドル90円ぐらいでないと、大幅な
貿易赤字が発生してかえって国内が不景気になるとか。
90:Socket774
12/12/29 09:20:03.64 LI5tQRI7
そこで原発再稼働すれば問題なし
91:Socket774
12/12/29 09:33:36.67 05diU01s
原発に問題がなければ、ね
92:Socket774
12/12/29 09:35:07.88 6W/st5wc
再稼働するよ
93:Socket774
12/12/29 12:03:22.40 ifdQZRRg
そもそも洪水で全電源喪失が問題となったのに、土掘り返して地質学の検証を
している所が良く分からん。洪水の全電源喪失などささいな問題で、今の技術
なら全然問題にもならない位に安全化できる自信があるのかな。
94:Socket774
12/12/29 12:56:08.62 oEZHDhCe
富士通、海外スマホ市場に本格参入 「らくらく」や先端技術で差別化
URLﾘﾝｸ(www.sankeibiz.jp)
ルネサスエレクトロニクスとパナソニックとの統合交渉
を進めるシステムＬＳＩ（大規模集積回路）事業に
ついて「来年３月までに結論を出したい」と言及。
製造部門を海外などの受託生産会社に移管し、国内では
設計・開発に特化する「ファブレス化」についても
「来年内に（具体的な）結果を出す」と述べた。
また、スーパーコンピューター事業で中東や中南米にも
販路を広げるなど各事業の海外展開も加速させ、１４年までに
海外の売上比率を現在の３５％から４０％まで引き上げる方針だ。
95:Socket774
12/12/29 14:08:37.46 u/gtsWTR
日本勢全部最新ロジックプロセスから脱落したな
むしろ日本勢が最新プロセスに投資しなくなったので、
最新プロセスは供給不足需要過多でTSMCが大儲けしてる
96:ﾚﾄﾘｯｸ君
12/12/30 01:40:37.07 Dr8ADjx1
日本の電気メーカーの負けか…
97:Socket774
12/12/30 04:14:41.93 64SbbMIm
需要過多でもUMCとかGFとかは大儲けしてませんけどね
98:Socket774
12/12/30 05:41:20.12 5ndX2HOR
キャッシュに関してはL0命令キャッシュ容量を増やす位しか無くて、後はMCMでGPU用のキャッシュを置いてこれがCPUからみるとL4に見える位かな。DRAMでI/FはGDDRベースで低電圧高クロック化したものでいい。容量は256MB位か。
これに伴いシステムエージェントはGPUとCPUの間に移動することになる。
GPUローカルメモリだとプログラミングが大変だし、メインメモリ上に大量のテクスチャーを展開しても実際のGPUのメモリアクセスはほぼキャッシュ内で収まるから、メインメモリ容量が無駄になるがキャッシュ扱いの方が良いだろう。
モバイル用として使うときはGPUローカルメモリ扱いもできるようにしとけばなお良い。
99:Socket774
12/12/30 10:03:14.41 Q2zhUdEO
スレタイ読もうぜ
100:Socket774
12/12/30 18:14:36.80 RnIc+k1J
>>98
インテルはL4キャッシュを将来搭載するといわれているよね
GPGPUの時代だし近い内に対応する気がするな
101:Socket774
12/12/30 18:35:03.76 5ndX2HOR
>>100
4K2Kでダブルバッファなだけでフレームバッファに64MB必要なんだがテクスチャーキャッシュを含めて128MBをオンダイは14nm世代でも無料。
102:Socket774
12/12/30 18:36:29.59 gCn6S6vc
ハイパースレッディングについておききしたいのですが、
クアッドコアの場合、ハイパースレッディングが有効に
なってるとCPU0～CPU7までスレッドができるわけですが、
実コアとの対応はどうなっているんでしょうか？
実CPU0→HT CPU0,1
なのか、
実CPU0→HT CPU0,4
なのか、はたまた別の組み合わせなのか。
103:Socket774
12/12/30 18:41:38.34 HQCyJ1CZ
L4キャッシュ/GPUのレンダリング用の兼用の高帯域メモリをCPUのパッケージ内に内蔵でいいよ
とりあえず128Mくらいでいいから
GPU使わない時は、BIOS設定でメモリを全部L4に回せるとかね
104:Socket774
12/12/30 19:03:49.85 Ag+fwlWb
>>102
0と1が同じコア内のスレッドであってると思うよ
Win7+Core i7 860で調べてみたけど
Prime95を0で実行しつつ、SuperPiを1で実行した場合18秒
SuperPiを2-7で実行した場合は全て12秒で終了した
105:Socket774
12/12/30 19:10:22.52 HQCyJ1CZ
Windowsの場合は、HT＋マルチコアの場合、
[0 1] [2 3] [4 5] [6 7]
みたいなCPU番号になる
Windows以外のOSは知らね
106:Socket774
12/12/30 20:18:16.80 gCn6S6vc
>>104,105
情報サンクスです。
Windowsの場合でしたのでその組み合わせだと思います。
107:Socket774
12/12/31 08:40:50.83 nHeZyZzK
今朝の日経新聞：官・民(リース会社)で工場・設備買取り、リース化。
リースだから、リース期間満了までの賃貸料は払わないといけないから、
自社保有の設備にして減価償却するのと合計費用は変わらないが、
減損会計による巨額の一時償却は免れるから、強力なIFRS対策になる。
自民党のGJだわ。
108:Socket774
12/12/31 10:56:24.31 5cZUfNf2
インテルがNvdiaを買収するという噂もあるけど、仮に買収して内蔵GPUがNvdia製に
なったとして内蔵GPUと外付けのGPUがデュアルコアとかになって内蔵と外付けのGPUの
性能が合計されるとか不可能なのだろうか？
アーキテクチャーも全く同じにしてもヤッパリ無理？
完全に独立して外付けGPUが動いている時は内臓GPUは眠ったままと言うこれまでどおりなのだろうか
109:Socket774
12/12/31 13:02:07.34 nHeZyZzK
>>108
つソニーの特許
URLﾘﾝｸ(i.minus.com)
防衛特許で、穴だらけで、他社も使える気はするけど…
110:Socket774
12/12/31 17:25:41.30 5cZUfNf2
>>109
是非ともインテルとNvdiaにはがんばってもらいたい所です。
内蔵GPUと外付けGPUの性能を合計できれば、外付けGPUを取り付けても内臓GPUが
無駄にならないわけですからね。
111:Socket774
12/12/31 19:45:27.91 ccec54fk
>>110
独禁法あるのにそもそも合併なんか不可能
fabを使いたいジェンソンが書かせた飛ばし記事だし
しかもちゃっかり自分が会長に収まるとかｗ
112:Socket774
13/01/01 00:07:45.04 TvWtunfS
AMDとATIのケースもあったから可能性はゼロでは無いかと
113:Socket774
13/01/01 00:24:17.51 l9ymXikq
規模が違うからなー
114:Socket774
13/01/01 01:53:39.74 MPgcQTXM
IntelがGPUを外部から手に入れるとしてもNvidia丸ごとは要らないだろう。
ジェンスンなんて要らない部分の筆頭なんじゃないか
115:Socket774
13/01/02 01:53:43.09 d0csLv9/
INTELさんに関してはこのままチンタラしててもそのうち
苦しくなったAMDからGPUのIPを買う機会が訪れると思うよ
116:Socket774
13/01/02 18:19:57.45 hItZfPPz
>>109
Hybrid CrossFireとかHybrid SLIは中途半端な物だったからな。
遅い方の内蔵GPUの速度を外付けGPUの力で上げるだけだったし。それでも外付けGPU単体が
高性能だとあまり意味がなかった。いかに内蔵GPUを外付けGPUで性能を上げても外付けGPUに勝るわけではなく
省電力を重視した技術に過ぎない。
でもこれなら外付けGPUのパワーに内蔵GPUのパワーが追加されるわけか。
AMDが先にやりそうな技術だな。
117:Socket774
13/01/03 14:43:53.44 g/0dHvZR
>>109
なんと言う名前の技術なんでしょう？
118:Socket774
13/01/03 14:48:40.83 g/0dHvZR
Hybrid CrossFire、Hybrid SLIこれらは低速な内蔵GPUを高速な外付けGPUの力を借りて
1.5倍程度高速にする技術。しかし、外付けGPUが内蔵GPUよりも2倍とか高速だと1.5倍程度の
速度アップでは太刀打ちできず外付けGPUをそのまま使えばいいという技術になってしまう。
遅い方のGPUに引っ張られるからハイエンドユーザーにとっては意味が無い。
だが>>109なら逆に早い方の外付けGPUを遅い方の内蔵GPUの力で高速化できるわけですね。
1.5倍とは言わずとも1.2倍程度でも十分でしょう。内蔵GPUは無駄にならないどころか
外付けGPUをパワーアップさせてくれるのだから大した物だ。
119:Socket774
13/01/03 15:21:41.23 gkdwGWuj
Macなんかでは、通常の作業はCPU内蔵GPUで、3Dゲーム等では外付けGPUって切り替えて
使たりしてるな
Windowsも標準でそれができるようにすればいいのに
120:Socket774
13/01/03 20:45:22.50 ZKHLr3Vj
>>119
Enduroがそれ
標準ではないんだけどなあ
121:Socket774
13/01/04 01:34:19.17 WCoIhiix
ARMもそれに近いことやろうとしてるけど
intelのCPUは既にアイドルでの消費電力は相当下がってるし
GPUも次期Radeonは相当アイドル下げるなんて話が出てるから
制御技術の向上で素直に性能低いほうの電源切っちゃうほうが良くなりそう
122:Socket774
13/01/04 15:12:59.66 8C53dIQN
>>120
インテルのせいじゃなくてマイクロソフトらのせいだけど
内蔵GPUと外付けGPUの切り替えは低負荷と高負荷で随時自動的に出切る様にして欲しいね。
省電力にも繋がるし。
123:Socket774
13/01/05 13:02:06.93 6Gunn+cW
一番いいのは>>109の技術も取り入れて
低負荷の時は内蔵GPUが動作するが外付けGPUの力よって高速化してもらい、高負荷の時は
外付けGPUが動作して内蔵GPUの力によって更に高速化してもらうというのがベスト。
インテルがNvidiaと経営統合したらアーキテクチャーを同じに出来るので可能だと思うんだけどな。
124:Socket774
13/01/09 19:29:26.03 xqXhiOtS
インテルはさっさとNVIDIAと合併ないしは資本提携を結んでGPUを使わせてもらえばいい
NVIDIAはインテルのファブを利用して自社ブランドで製品を出せばいい
125:Socket774
13/01/09 22:02:28.79 OVJhM205
インテルみたいな大メーカーだと、ファウンダリビジネスやるにも、
特定の会社の受託生産だけしてその他はしないみたいな恣意的な運用をすると、
独占禁止法等で突っ込まれる可能性がある
だから、一定の基準を決めてそれを満たせば受託みたいなことやらないと
たぶん、いまは汎用の安価なチップの生産に向かないような価格体系で受託してるから
高価なチップしか作ってないんだと思う
126:Socket774
13/01/10 00:46:24.70 OMuE7fZh
ってか、インテルはそれこそチップ単体が数万で売れるから、あのファブを維持出来てる訳で
そうじゃ無けりゃあのファブで作れないだろ…
127:Socket774
13/01/10 08:53:03.75 v0J8iMca
>>125
ねーよｗ
128:Socket774
13/01/14 00:34:01.44 j0hiwdfs
あ
129:Socket774
13/01/15 13:08:06.35 wUhenpwx
スマホ利用者の6割が「バッテリーに不満」、そのうちの約7割が携帯充電器を持ち歩く
やっぱりＡＲＭは道を誤った
そのツケは利用者が払うことに
130:Socket774
13/01/16 07:34:53.75 aBsXxOO6
ハイスペックなSoCばかりが注目されるがこういうSoCもあるよ
MediaTek、クアッドコアCortex-A7を搭載したモバイル機器向けSoCを発表
URLﾘﾝｸ(news.mynavi.jp)
131:Socket774
13/01/16 07:36:30.96 aBsXxOO6
URLﾘﾝｸ(pc.watch.impress.co.jp)
5番目のコアであるCortex-A7のコンセプトは、
Cortex-A8クラスの性能をCortex-A5クラスの電力とコストで実現すること。
「今日のメインストリームスマートフォンに使われている40nmのCortex-A8と比べると、
28nmのCortex-A7は20%パフォーマンスが高い。
多くのベンチマークでCortex-A8に勝るという結果が出ている。
しかし、電力は60%も低い」とARM TechconでCortex-A7の説明をした
Brian Jeff氏(Product Manager, ARM)は語る。
132:Socket774
13/01/16 07:57:32.09 aBsXxOO6
URLﾘﾝｸ(pc.watch.impress.co.jp)
Cortex-A7が低コストであるのは、ダイエリアが小さいからだ。
Cortex-A7のシングルCPUコアの面積は、28nmでわずか0.45平方mm。
Cortex-A7が、どれくらい小さいかは、現在の他のモバイルCPUコアと比べるとわかる。
下の図は、同じARMのCortex-A9コア、それにAMDのBobcat(ボブキャット)コア、
IntelのAtom(Bonnell:ボンネル)コアを比較したものだ。
Cortex-A7が冗談のように小さいことがよくわかる。
URLﾘﾝｸ(pc.watch.impress.co.jp)
133:Socket774
13/01/16 07:59:40.11 aBsXxOO6
URLﾘﾝｸ(pc.watch.impress.co.jp)
134:Socket774
13/01/16 17:51:57.97 QWfsX2EK
mediatek,デュアルコア品が使われている中華スマホとか売られているけど
結構ヨサゲだぬ
135:Socket774
13/01/16 18:03:51.49 QWfsX2EK
>>131
何時もおもうんだけどIP屋であるARMなのに、異なるプロセスで比べてどうするんだろ
28nm同士で比べたらA8が電力面でも性能面でも上回りそうだぬ
136:Socket774
13/01/16 18:23:59.51 IRkr6sd4
>>135
性能面の比較は同じ1GHz同士だから。
あと、URLﾘﾝｸ(monoist.atmarkit.co.jp)
この記事によると、A8は65nmで4mm2以下らしいので、
多分28nmで作ってもA8の方が大きいので、消費電力でもA7の方が優秀な可能性が高い。
ぶっちゃけ、A8はARM初めてのスーパースカラーだから、
ARMの設計陣のトランジスタの使い方が悪かったり、65nm世代あたりでクロック出すために、
パイプラインの段数が多かったりと、A8はA7と比べると
トランジスタ効率自体も悪いんじゃないんだろうか。
137:Socket774
13/01/16 18:36:51.34 RrUFiXE6
比較にDhrystone使ってるからL1が効きすぎてメモリアクセスで差がつかず、
40nm→28nmへのプロセスシュリンクの分で
性能向上しましたというだけな気がする
138:Socket774
13/01/16 19:08:20.40 CYHrIHvb
同一プロセスならコアサイズも性能も消費電力もA8>A7。
139:Socket774
13/01/17 23:51:15.90 3ctURgq2
ルネサス官民共同支援の舞台裏と行方 革新機構とトヨタの思惑、LSI事業分離
URLﾘﾝｸ(zasshi.news.yahoo.co.jp)
赤字の元凶であるシステムLSI事業は本体から切り離す。
システムLSI事業の受け皿として考えられているのがルネサス、
富士通、パナソニックのシステムLSI事業の統合だ。
3社の統合交渉は12年2月に表面化した。
しかし、ルネサスの経営不振が深刻になり、交渉は中断した。
今回、ルネサスへの出資がまとまったことで今年度末
（13年3月末）までに合意を目指している。
3社のシステムLSI事業の年間売上高は合計で7000億円で
世界有数の規模だ。ルネサスの出資母体企業は日立製作所、
三菱電機、NECだから、この経営統合が実現すれば、
日立、三菱電機、NEC＋富士通、パナソニックとなる。
エレクトロニクス大手5社のLSI事業が一つに括られるということだ。
計画では設計開発部門と生産部門を分離し、それぞれ統合する方式をとる。
これなら技術力と価格交渉力の向上を同時に図れる。
半導体の受託製造大手、米グローバルファウンドリーズと革新機構
が共同で設立する新会社にルネサスや富士通の工場を移管する。
140:Socket774
13/01/19 17:11:00.38 yn7VFIkj
【経済】「日本銀行がエルピーダをつぶしたと言っていいと思う」…安倍首相の金融政策ブレーン・浜田宏一（米エール大名誉教授）
ｽﾚﾘﾝｸ(newsplus板)
141:竹島は日本領土
13/01/27 21:37:55.47 WAiP7lPo
シリコンの時代オワタ
URLﾘﾝｸ(www.engadget.com)
142:Socket774
13/01/27 21:50:57.05 cpcj5N19
>>141
ちゃんと読んだ？
143:Socket774
13/01/27 21:53:10.63 ev/fPNhv
突っ込む気も失せた
144:Socket774
13/01/27 22:12:06.24 XRThgASa
なんだ、意味もわからず貼り付けてるだけか。
145:Socket774＠苦節13年
13/01/30 23:18:03.58 8HOYm5R1
ルネサスが後工程3工場の売却を決定、再編対象残り4工場の去就はどうなる
URLﾘﾝｸ(monoist.atmarkit.co.jp)
146:Socket774＠苦節13年
13/02/04 23:04:06.00 iVj7XbRn
【半導体】富士通とパナソニック、システムLSI統合へ調整 ルネサス参加は流動的[13/02/02]
ｽﾚﾘﾝｸ(bizplus板)
147:Socket774＠苦節13年
13/02/05 10:48:51.44 o7RJnDqE
これだけ追い詰められてもまだ合併する気無いのか
呆れた
148:Socket774＠苦節13年
13/02/05 10:52:01.22 jkOvpy7f
>>147
1+1+1が1になってるルネサスを見ても
まだ合併による規模の経済が救済になると信じている方が哀れですよ。
149:Socket774＠苦節13年
13/02/05 17:00:43.49 C2ugwCBb
ルネサスもJDもエルピーダになりつつあるよな。
150:Socket774＠苦節13年
13/02/05 19:59:45.67 6aMBbL/m
>>148
いっぺんに3潰すより、1にしてから潰したほうが
社会に与える影響が少ないという話なのでは
151:Socket774＠苦節13年
13/02/05 20:15:44.06 o7RJnDqE
まぁ潰れたいなら勝手にすればいい
152:Socket774＠苦節13年
13/02/08 00:06:13.76 UM5g/d6U
URLﾘﾝｸ(pc.watch.impress.co.jp)
153:Socket774＠苦節13年
13/02/08 00:34:56.68 O+z7GjwE
IBM、2020年代の半導体製造は単原子層レベルの超精密制御へ
URLﾘﾝｸ(pc.watch.impress.co.jp)
中長期の展望もいいが、28nmや20nmの量産をどうにかしてやれと思ってしまう
154:Socket774＠苦節13年
13/02/08 00:36:14.67 O+z7GjwE
後藤スレと勘違いして書き込んでしまいましたわスマソ
155:Socket774＠苦節13年
13/02/08 00:41:50.07 fV9pkk3U
>>152
＞最大の理由は、光源の出力が上がらないことだ。
＞開発レベルでは出力125W、量産レベルでは出力250Wが必要とされているのに対し、
＞EUV光源の出力はわずか30Wにとどまっている。
90年代にEUVが叫ばれはじめた時は、100nmから導入予定で光源の出力は数W程度でok
みたいな話だったのにｗ 今や1000Wという数字まで出てくる始末ｗｗ どーすんねん
URLﾘﾝｸ(eetimes.jp)
＞IMECの研究グループはさらに、2016年までに500～1000Wの光源を開発するよう、呼び掛けているという。
156:Socket774＠苦節13年
13/02/08 01:25:43.12 LT2QXHQQ
いつまでも実用化できないとそのうちASMLの資金尽きないか？
157:Socket774＠苦節13年
13/02/08 02:30:52.01 fV9pkk3U
理想と現実
EUV露光の量産適用について討論
2010-02-24
URLﾘﾝｸ(rram.spaces.eepw.com.cn)
＞―半導体デバイス・メーカーにとって、量産時のEUV露光装置に求める処理速度は。
＞東芝の東木氏 NAND型フラッシュ・メモリーは、価格が年率40～50％下落する製品であり、
＞処理速度の要求にはキリがない。計画通りに2013年に出荷を開始する露光装置の
＞処理速度150枚/時を満たしてほしい。その次の段階として、処理能力を200枚/時に向上するか、
＞露光装置の価格を大幅に安くしてもらいたい。
ASML、半導体向けEUVリソグラフィの開発を促進に向けCymerを買収
2012/10/17
URLﾘﾝｸ(news.mynavi.jp)
＞なお、両社はNXE:3300Bにおいて30W光源にて18枚/時のスループットを実現しているが、
＞2014年には105W光源を用いて69枚/時のスループットの実現を目指すとしている。
158:Socket774＠苦節13年
13/02/08 05:03:39.29 bVGC9HiR
従来型が延命する度に次世代への要求も上がってくからな
159:Socket774＠苦節13年
13/02/08 06:07:15.40 LT2QXHQQ
微細化してもトランジスタ単価の下がらない世界へようこそ
ダイサイズそのままなら価格二倍です
160:Socket774＠苦節13年
13/02/08 12:21:39.84 Rl0oBfU9
ニコンやキヤノンがASMLに勝つる可能性がプランクレベルで存在する・・・？
161:Socket774＠苦節13年
13/02/08 14:58:40.61 YlFUrund
なんか泥沼化してんな
162:Socket774＠苦節13年
13/02/08 15:17:31.76 ffuNkrI7
光源はニコンやキャノンの得意分野じゃないわさ
163:Socket774＠苦節13年
13/02/08 15:27:52.22 clsfwpsG
Intelは14nmの次もArFで行くつもりのようだし
ASMLに資金を投下して研究が加速しても
EUV実用化は当分先だと思ってるのは間違いない
164:Socket774＠苦節13年
13/02/08 16:01:43.25 KnzFElcV
EUVが結局モノにならなければ
ASMLの有利は消えますね
165:Socket774＠苦節13年
13/02/08 20:30:44.97 sc5YwGk8
量子かバイオか
いっそ神(異星人)にすがり付くか
166:Socket774＠苦節13年
13/02/08 21:18:27.74 erYoSDbO
量子、量子言ってるやつは武豊の馬券でも買っとけ
167:Socket774＠苦節13年
13/02/08 21:51:03.76 jESqPstD
EUVなんて有機ELやTSVと一緒
168:Socket774＠苦節13年
13/02/09 11:25:24.10 xei9mnh0
有機ELならよいのだが
SEDだったら……
169:Socket774＠苦節13年
13/02/09 14:47:13.34 1rQeFUbs
当分ダブルパターニングで行く事になりそうだけど、EUVは実現が更に先なんで
ストップギャップの為にトリプルパターニングを採用したらいいよ。
繋ぎ技術としてはトリプルパターニングは最適。
確か日本企業がトリプルパターニングで強かったはずだから、ニコンとかが
有利かもね
170:Socket774＠苦節13年
13/02/09 15:49:43.69 JZXz405Q
EUVはあと10年位ムリポ
171:Socket774＠苦節13年
13/02/09 15:53:42.27 xei9mnh0
EUVのスループット(の低さ)に
トリプルパターニングが追い付いたときに実用化されるかもしれん。
172:Socket774＠苦節13年
13/02/09 17:01:00.89 1rQeFUbs
インテルは最初、ダブルパターニング→EUV
と考えていてトリプルパターニングはスキップする予定だったんだけどそうも
言ってられなくなったな
173:Socket774＠苦節13年
13/02/09 18:59:03.67 5Okpiaid
困るのは数を出さなきゃいけないARM陣営だけじゃね？
174:Socket774
13/02/12 00:03:13.68 eGbGGzIq
URLﾘﾝｸ(pc.watch.impress.co.jp)
175:Socket774
13/02/12 10:34:55.97 d6LnW8bw
原子スケールトランジスタが出てきたらDRAM捨ててSRAMでいいんじゃね？ってなりそう
176:Socket774
13/02/18 06:31:07.10 QAoRsbjZ
実用出力のある量産型の高出力EUV光源は、ASML傘下企業のみが開発してASML独占になるのか、
それとも、どこにでも供給するウシオ電機みたいな企業が開発してどこのメーカーにも供給するのかによって、
業界の勢力図がかわってくるな
ASML独占みたいなことになったら、液浸の時以上にASML圧勝になるはず
177:Socket774
13/02/18 14:05:01.55 dbQVF882
メインメモリのエスラム化はまだか
178:Socket774
13/02/18 14:43:43.25 MwTsZKwb
>>177
DRAMのクロックがCPUのクロックに同期していて遅延もほとんどない
状態だったのが、CPUのクロックが上がって遅延が避けられなくなった頃、
俺も、集積度の上昇によってメインメモリがSRAM化されたチップの
登場を待ち侘びる日々を始めた。
だがキャッシュが使われるようになってしまい、アドレス空間に対して
フラットな遅延期待値を実現するメインメモリSRAM化は幻となった
179:Socket774
13/02/18 22:44:26.76 nEpgHK/4
(ﾉ∀`) ﾀﾊｰ
Windows 8は“不発”、家庭市場をけん引できず―IDC Japanが厳しい評価
URLﾘﾝｸ(www.itmedia.co.jp)
Office 2013をインストールできるのは1台のPCだけ―システム破損の場合でも再インストールは不可
URLﾘﾝｸ(japan.internet.com)
180:Socket774
13/02/18 22:48:56.69 fHmb5bwq
>>179
2番目の記事、本当にあってる？
Office 2013は2台までインスコ可能ってパッケージに書いてなかったか？
181:Socket774
13/02/18 22:54:19.65 nEpgHK/4
すまん、179は誤爆
>>180
マジっすか⁈
182:Socket774
13/02/19 09:26:03.01 ICBW2kIl
今は知らんが、昔のofficeは同一人物が
デスクトップとノート持ってる場合を想定して
2台まで可だった記憶がある。
183:Socket774
13/02/19 13:48:21.91 aBMpx+MP
>>180
アメリカ限定での話
184:Socket774
13/02/19 18:01:05.83 rDRYiz1b
URLﾘﾝｸ(pc.watch.impress.co.jp)
SRARC64-X及び、同じアーキテクチャーのT5発表です
10年後は
SRARC64-XⅡ
ARMv10
POWER10+
MIPS64
の4種類がインテルのサーバー用CPUの最大のライバルとなるでしょう
185:Socket774
13/02/19 18:22:08.51 kUvhHvBh
2chは独自研究を発表する場です
186:Socket774
13/02/19 18:23:55.55 3ADckwOx
SPARCって富士通１社がんばってる印象
187:Socket774
13/02/19 20:18:11.75 U4SWp74b
持続可能なビジネスを確立しました
188:Socket774
13/02/20 00:03:50.58 l3gCFSyn
>>184
URLﾘﾝｸ(pc.watch.impress.co.jp)
189:Socket774
13/02/21 18:33:44.67 zs9Gx8dN
PS4のメモリはGDDR5の8GBだってさ
190:Socket774
13/02/21 22:15:42.30 dE2MrfWv
大杉ﾜﾛﾀｗ
191:Socket774
13/02/21 22:29:10.01 4hyLcwr3
少なすぎだろ
2016年あたりでスマホに抜かれるぞ
ソニーの旗艦機を例に、RAM容量の推移
2010年4月 384MB Xperia
2011年3月 512MB Xperia arc
2012年3月 1GB Xperia acro HD
2013年2月 2GB Xperia Z
192:Socket774
13/02/22 00:41:27.70 sfCUS4dq
さすがにネタだよな
193:Socket774
13/02/22 01:12:52.34 Mmnia5VT
PS4はGDDR5
スマホはLP-DDR2（今後LP-DDR3になる）
物もコストも違うし、容量の差は縮まりやすいんじゃない？
194:Socket774
13/02/22 02:47:12.70 OSYEUrnt
GってついてるからVRAMだろ
195:Socket774
13/02/22 03:12:16.62 LqC5M2HJ
正確にはVRAMとメインメモリ共有のGDDR5 8GB
そこはやっぱりAPUなんだねって感じ
まあ、ゲーム機にしてはメモリは多い方なんじゃなかろうか
PS3のメモリは256MB RAMと256MB VRAMだったんだし
196:Socket774
13/02/22 04:53:01.28 4U1pxTtI
メモリーチップ本当に32枚もつんでるのか
197:Socket774
13/02/22 05:07:25.91 PIzmqLJu
GDDR5って32bitか16bit接続じゃなかったっけ？
198:Socket774
13/02/22 18:58:45.82 GNSyqhC5
Cortex-A9 R4って素のA9から25%ぐらいIPC改善してるようなんだが
何をやったんだろう
199:Socket774
13/02/22 22:47:18.07 ukK/Bm4M
クロック向上分が含まれてそう
200:Socket774
13/02/22 23:23:03.86 b6bs29Iw
いや、クロック上昇抜きで25%程度上がってる
SPECintの比較で
201:Socket774
13/02/22 23:27:37.59 ANzvBkdb
上昇率がハンパないな･･･
パイプライン本数増やしたとしか･･･
202:Socket774
13/02/23 00:46:26.08 6iVkVALV
A9はスーパースカラがほとんど効いてないから改善できる余地は大きい。
203:Socket774
13/02/23 02:35:25.03 XjjC2t9q
>>202
スコアボードが、かなり単純なんじゃないかという噂は聞くけど
そういうこと？
204:Socket774
13/02/23 03:13:50.53 6iVkVALV
>>203
具体的なことは分からないけどざっくり言えばARMが想定した命令出現パターンと実際のAndroidの命令出現パターンが大きく乖離していて投機実行が意味をなしていないんだと思う。
205:Socket774
13/02/23 03:36:32.14 F0GcWqWI
いやいやｗ
ROBが足りないとか
RSが浅すぎとか
PRFが少なすぎとか
OoOEするのに必要なリソースが不十分という話でしょ
命令出現パターンが乖離なんていう言い訳はAMDでもしないだろｗ
206:Socket774
13/02/23 03:44:14.46 6iVkVALV
>>205
x86みたいに重装備が許されるわけじゃないから命令のパターンを想定してパイプラインの機能を制限したりバッファを少なくして回路規模を小さくしてるんだよ。そこで想定外の事態に遭遇したらどうなるかってこと。
207: 忍法帖【Lv=25,xxxPT】(2+0：5)
13/02/23 03:45:20.91 6iVkVALV
>>205
x86みたいに重装備が許されるわけじゃないから命令のパターンを想定してパイプラインの機能を制限したりバッファを少なくして回路規模を小さくしてるんだよ。そこで想定外の事態に遭遇したらどうなるかってこと。
208:Socket774
13/02/23 04:29:18.15 +3BWTFG2
何その妄想アーキテクチャ
209:Socket774
13/02/23 10:10:03.44 qxkDhLQv
CentaurのC6思い出した俺。
210:Socket774
13/02/23 11:05:43.04 RScTVwkt
団子が言うには、Cortex-A9のOoOはROBがないらしい
ARMもCortex-A15をFully Out-of-Orderと言っているので、A9はマッピングテーブル方式だろう
しかもFPUパイプは投機実行できない（これはScorpionだけかも）
211:Socket774
13/02/23 15:24:46.71 2xuWLcPd
A9は物理レジスタファイルが56個という値は公式に出てる
あとissue queue(reservation station)は集中型で6エントリっぽい図が公式のスライドにある
ROBに関してはちょっと前にRWT掲示板でも議論になってたけど結論は出てなかったな
このあたりURLﾘﾝｸ(www.realworldtech.com)
212:Socket774
13/02/23 15:33:26.37 vk9afY5U
お客様のなかにCortex-A9のライセンスをお持ちの方はいらっしゃいませんか!?
213:Socket774
13/02/23 17:21:15.17 UrC62WRr
URLﾘﾝｸ(www.eedailynews.com)
SamsungのクアッドCortex-A15コアは2MB L2キャッシュ込みで19mm2、
"a maximum of 30,000 DMIPS at 6W"だそうで
214:Socket774
13/02/23 17:22:37.40 OqTa9Qi0
GDDR5ってのは普通のパソコンのメモリには使えないの？
215:Socket774
13/02/23 17:30:29.36 U6Igjry+
今のパソコン用CPUはGDDR用のメモリコントローラを積んでないのよ。
216:Socket774
13/02/23 18:15:32.86 rNr+ilDy
GDDRは基盤直付けが前提＝M/Bの価格高騰＆メモリ増設が不可能→商品寿命が致命的に短くなる可能性
だから、普及してない
217:Socket774
13/02/23 18:18:43.48 JPAvqQnC
誰の責任で配線距離保障すんの？ってのもあるしねえ
218:Socket774
13/02/23 18:33:55.06 PE0CbV5Y
そこでこの等配線長でなくてもメモリコントローラが伝達時間差を考慮して信号をずらして出すXDR2をですね
219:Socket774
13/02/23 18:59:48.36 xge7f5Bh
逆に言って、メモリコントローラーさえあれば使えるって話でもある
ま、使ってメリットのある用途は限られてる、たとえばゲーム機みたいに
メインメモリとグラフィックメモリ兼用だけど速度がほしいような場合。
その昔sgiが出してたワークステーションなんかも、パソコン用のメモリじゃなく
当時としてはかなり速い（その分高い）メモリ使ってたりして、内蔵GPUなのに
へたな外付けGPUでは勝負にならないくらい速かった
220:Socket774
13/02/23 20:04:23.21 RScTVwkt
GDDRはRambusが特許を持っているし、消費電力が高くて廃熱コストがかかるし、レイテンシーも増える
221:Socket774
13/02/23 20:42:29.60 uBNvWLGk
PS4の中身はどんな姿になるんだろうか？w
222:Socket774
13/02/23 21:08:06.13 /TNpfx6i
ウェディングピーチ二期目とは宗篤
223:Socket774
13/02/23 21:13:15.55 LVHjIHEV
数的な大勢は自作MBのような使い方はしていないわけで、
製品寿命よりも、一つの設計で製品バリエーションを確保する事の方が
メモリのモジュール化の動機としては強いんじゃないだろうか
224:Socket774
13/02/23 21:16:01.23 YTYuWC2k
>213
6wか・・・
a15はやっぱ電力食うね
225:Socket774
13/02/23 21:55:24.68 ijYd0ocW
>>196
仕様は変更の可能性があるって言ってるから減る可能性もある
あとsamsungは4Gbのチップがあるみたいだから、それ使えば16枚で済む
それでもコンシューマーとしては多いが。
226:Socket774
13/02/24 04:15:53.19 M7Dh75nN
エルピーダも大容量チップをダイスタックでサンプル出荷してなかったっけ？
227:Socket774
13/02/24 09:03:54.93 RBZN2xK1
その会社もうないんや
228:,,・´∀｀・,,）っ-○○○
13/02/24 12:01:32.81 0cI3voET
>>210
ソースは後藤記事だ
中の人がROBは電力を食うから持たないようにしたといってるらしいが
2IPC程度ならROBってなくてもどうにかなるんじゃないの？
A15はどういう方式だったか忘れたけど、たしかAMD K7の元アーキテクトが作ったらしく
割と豪華な作りにはなってると思う
229:Socket774
13/02/24 13:58:27.60 vJFwepb7
件のスライドはtraditionalなROBを持ってないと書いてあるだけで
ROBは持っているけれどtraditionalな実装ではないという解釈もできる
RWT掲示板では単なるデータレスのROBの事を言ってるんじゃね、という指摘も
230:Socket774
13/02/24 14:04:50.48 epBvpLP+
preciseな例外を実装するためにはなんらかの機構が必要
ROBがないとしても同等品は必ずある
231:,,・´∀｀・,,）っ-○○○
13/02/24 16:37:50.88 0cI3voET
ARM公式のスライドでは「OoO Writeback Stage」みたいな名前になってたと思う
WB自体はOoO以前の古典的なRISCにも存在するステージだが
232:Socket774
13/02/24 17:26:34.78 vJFwepb7
要はin-flightな実行結果をROBに置くか、future fileに置くか、unifiedなRFに置くかはともかくとして
in-flightな命令の状態を管理する機構は名前は何であれ存在するってことでしょ
それをA9ではOoO Writeback stageと呼んでいる、と
233:Socket774
13/02/25 16:35:25.98 xSPpprs+
URLﾘﾝｸ(www.nvidia.com)
これにA9 R4の改善点がそこそこ詳しく書いてあるね
・L2 TLBがA15相当に(128->512エントリ)
・分岐予測がA15相当に
・L1プリフェッチの改善
分岐予測が一番効いてるのかなURLﾘﾝｸ(images.anandtech.com)
あとA15のROB(OoO window)は128エントリでKraitのは40だとか暴露してるけど
後藤記事ではA15の発表当時はROBは60だという話だったようだが設計が変わったのかな
さらにA15では複雑な命令はmicro-OPに分解して実行してるということもさらっと言ってる
234:Socket774
13/02/26 18:11:58.13 8HTEjCIa
CPUも、高シングルスレッド性能のビッグコアと、高ワットパフォーマンスのスモールコアを
組み合わせたヘテロ構成にするべきじゃね？
ただし、別アーキテクチャ・命令セットに互換性なしのコアを積む完全ヘテロじゃなく、
あくまで命令セット自体は同一のヘテロコアで
235:Socket774
13/02/26 18:31:37.32 e74ag/24
intel 「そんな事するならビッグコアを限りなく低電圧、低クロックで動く様にしてやるわ」
236:Socket774
13/02/26 21:51:48.66 J0KJ89Il
近しきい電圧技術の誕生である。
237:Socket774
13/02/26 22:28:58.51 qYivfpu6
ちょっと感動したｗ
238:Socket774
13/02/26 22:59:39.81 fHrqT7Tz
>>234
別にコアで別けなくても
パイプラインを非対称にするとか、
OoOのパイプライン数を動作状態によって増減させるとかの方法は駄目?
239:Socket774
13/02/26 23:19:12.15 yLGySjp/
>>238
そんなことするよりコアを分けたほうが効率的
240:Socket774
13/02/26 23:20:10.22 ytIrQP8l
Altera、Intelのトライゲート技術を用いた14nmプロセスを次世代FPGAに採用
URLﾘﾝｸ(news.mynavi.jp)
ついにアルテラはファブをintelに切り替えたみたい。
対抗上Xilinxもintelにしないと客が不安がるだろう。
他社も続いてｉｎｔｅｌに乗り換えたいんじゃないかな。
SRAMに近いFPGAはプロセスの初期生産に向いているらしいから他のファブにとっては痛い。
ＣＰＵのハードＩＰコアはARMになるのかＡｔｏｍ系になるか。
241:Socket774
13/02/26 23:29:01.05 fHrqT7Tz
>>240
SRAMに近い構造ってのもあるけど、高集積のFPGAはちょっと高価でも構わないってのが良い所だからな…
ALTERAのArriaV GXのなんざ、1個で普通に20万とかだから…
242:Socket774
13/02/27 00:13:49.25 7v6lDKax
１個１００万超えのFPGAもあるよな
243:Socket774
13/02/27 01:55:14.57 1XacDe/5
ただFPGAってふつうダイサイズでかいから歩留まり良くないといけないよね
244:Socket774
13/02/27 06:24:18.30 BXQO82Ht
atomとの統合SoC出すんじゃない
245:Socket774
13/02/27 19:30:31.55 POPf5EvP
次のphiがペン1コアからatomコアになるから、モバイル用除く全てのインテルCPUにphi
を内蔵して欲しい。低負荷の時はphiがatomとして動作すると。
246:,,・´∀｀・,,）っ-○○○
13/02/28 20:29:09.30 VHJ+CArs
>>243
冗長な構造なのである程度までの欠陥は許容できる
247:Socket774
13/03/01 16:59:31.89 7oR7NorX
phiコアの一つをスモールコアとして使おう
248:Socket774
13/03/01 17:05:17.43 ILJ6Mh2w
しょぼいし、x86互換度が低い。512bitだけがとりえ。
249:Socket774
13/03/01 22:23:01.40 f+0Z/Q7j
キャッシュの効果がほとんどなく、演算速度がほぼメインメモリ帯域に比例するようなアプリでは、
演算用のコアの性能なんて、メモリ帯域を満たすだけあればいいけどな
250:Socket774
13/03/01 23:13:33.04 63uBvVWO
512bitSIMDだけは正直欲しい。
251:Socket774
13/03/01 23:52:57.34 pETPPw1c
んなパラレル化データ持ってうおさおしてたら
帯域とかページングで虚弱メモリが死亡するわ
252:Socket774
13/03/01 23:56:02.05 63uBvVWO
なぁに、今やオンチップで8MBもメモリがあるんだ。
ちょっとやそっとじゃミスヒットしやせんよ。
253:Socket774
13/03/02 00:43:33.24 h28a7Ul5
キャッシュがミスヒット前提ならALUが1個でもオーバースペックでパイプライン段数も4段以下で余裕だな。
SDRAMはキャッシュが無いと無意味だから頑張って40nS(25MHz相当)位の非同期DRAM高速を使うとして、CPUのクロックは50MHz以上上げても無駄か。
254:Socket774
13/03/02 11:23:54.39 XwspwvQe
揮発とか物理アドレスとか朽ちた看板は残っているけれど
DRAMなんて本質は既に遠いストレージ
255:Socket774
13/03/02 11:38:32.51 i/9wH5Zn
物理的には数cmの距離なのに、
遥かに遠く時間のかかるところにいる。
僕とあの子のようだ･･･。
256:Socket774
13/03/02 11:44:24.18 lon9tgS8
ストール中は別のスレッドを動かせばいいのさ
257:Socket774
13/03/02 13:39:07.32 /zkTGeSV
つ[Niagara]
258:Socket774
13/03/02 14:09:07.49 kSM9rG67
命令ウィンドウをアホみたいに大きくしとけば1スレッドでも...
259:Socket774
13/03/02 18:24:59.56 qE7fS32v
あ
260:Socket774
13/03/02 18:43:10.13 qE7fS32v
a
261:Socket774
13/03/03 05:00:19.33 s88teI5Y
>>191
今年度中に4GB到達
URLﾘﾝｸ(juggly.cn)
262:Socket774
13/03/03 06:22:03.60 dpeCjfxU
なんのために
263:Socket774
13/03/03 08:42:41.83 qI3b6bGS
来年は6GB、再来年は8GBですか・・・・
もう小型のPCだね
冗談で言われていた5型以下のスマホが4kの解像度・3Dゲーム・動画撮影・動画エンコード･デコードに
普通に対応しそうな勢いだ。フルHDも早くも時代遅れと言うことになるんだろうな
LPDDR4が搭載される頃には間違いなくそうなっているだろう
264:Socket774
13/03/03 08:45:51.51 1rpVIWhe
今に始まった事じゃないが、もはや電話じゃねぇな。
265:Socket774
13/03/03 12:11:09.80 dpeCjfxU
Android OSが数百MB占有するので、2GBにするのはわかる。
4GBは何に使うのかわからん。
266:Socket774
13/03/03 14:13:15.64 dBIsm/WJ
ロジックもメモリも全然「スマート」じゃないな。
スマフォのハード 全然スマートじゃない
スマフォのソフト 全然スマートじゃない
スマフォ依存のライフスタイル 全然スマートじゃない
スマフォ業界で一儲け スマートかも
267:Socket774
13/03/03 15:10:18.80 3FtkxYD0
VRAM 100M
OS基本部分 100M
OS上位部分 100M
裏で動いてるプリインストールアプリやら自分でインストしたアプリ等 100M
これでメモリ400Mくらいは食う
だからメモリ2Gくらいはほしい
268:Socket774
13/03/03 15:23:45.60 COfZ1czj
残りの1.6GはRAMディスクですね
269:Socket774
13/03/03 16:33:32.88 nCxCy146
ついにPhotshopがスマホに進出か
270:,,・´∀｀・,,）っ-○○○
13/03/03 19:26:17.00 KhkXQ8y4
ゲハで話題になってたけど
村上福之の「ネットとケータイと俺様」
URLﾘﾝｸ(blogs.itmedia.co.jp)
ドラクエが「めんどくさい」ならやらなきゃいいだけなのに
挙句にスマホのゲームが面白いとかいったい何なのかと
「ゆとり」化してるのは子供だけじゃなかったんだな。
271:Socket774
13/03/03 19:35:38.72 g14eiOVm
ゆとり化した人たちがターゲットって話じゃないの
272:,,・´∀｀・,,）っ-○○○
13/03/03 19:41:39.40 KhkXQ8y4
でもゲームってめんどくささ（とそれによる達成感）を楽しむためのものだよね
273:Socket774
13/03/03 19:48:28.81 COfZ1czj
まとめ：
俺の脳みそがスマホ脳になって、思考力が落ちて、ドラクエの文法が全部すげー面倒くさい！
本体込で2万円出したゲームも、スマホゲームも楽しさが値段で比例するわけでもない。
それでも、ドラクエぶっつづけで遊んでる俺ガイル。
274:,,・´∀｀・,,）っ-○○○
13/03/03 19:50:42.72 KhkXQ8y4
トイレ行くのもめんどくさくなってペットボトルで用を足す人間の思考をみてるようだ
275:Socket774
13/03/03 19:51:27.52 3FtkxYD0
レバー回すだけ、3つのボタン押すだけのパチンコ・パチスロのほうが
ゲームより市場規模が大きい
モバゲーやグリーは、ゲームの世界に、パチンコやパチスロみたいな
猿でもできるような操作を持ち込んだ
276:Socket774
13/03/03 21:12:05.63 TT0GLjuX
導入部から実際のゲームスタートまで延々長い演出とかはうんざりする
277:,,・´∀｀・,,）っ-○○○
13/03/03 21:26:14.38 KhkXQ8y4
そーいやPS版のDQ7は最初のスライム戦までがやたら長かったな
あれのせいで3DS版はやる気がしないんだが
278:Socket774
13/03/03 21:26:15.46 1h4Tebm6
ドラクエ全盛時ですらめんどくさいといって投げちゃった奴もいた
そういうのを救う意味で、簡単ゲームもありだと思う
自分でやりたいとはそれほど思わないけど
279:Socket774
13/03/04 01:18:16.99 hoQ3YPph
次世代ハイエンドDRAM「DDR4」の全貌
URLﾘﾝｸ(pc.watch.impress.co.jp)
280:Socket774
13/03/04 08:04:08.95 l+3dSEQp
ゲームは内容如何以前に課金の在り方が胡散臭くなってきたので心が離れたな…
281:Socket774
13/03/06 22:29:52.70 tHMp18yZ
ハイパフォーマンスコンピューティング市場はマイナス成長
URLﾘﾝｸ(www.itmedia.co.jp)
＞HPCサーバ市場の2011年～2016年の年間平均成長率（CAGR）は、
＞マイナス16.1％になると見ている。ただし、価格対性能比に優れた
＞x86サーバ市場に関しては、プラス4.7％で推移するという。
282:Socket774
13/03/06 23:31:32.78 L3l+W0Vs
金額ベースはマイナスでも
ByteやFLOPSベースならプラスなんだろうな
283:Socket774
13/03/07 06:37:25.25 J6Hbxc9S
安価なGPUに置き換わっていくからな
284:Socket774
13/03/07 08:44:57.46 knT9U3Xs
GPUはオプションとして付加。
GPUのメモリがメインメモリの役割を果たしていないから、
置き換わりって表現は違和感あるわ。
PS4式のAPUで作ったスパコンなら違和感ないかな
285:Socket774
13/03/07 08:52:57.68 /520WYDe
コードチューンが適切で演算装置になに持ってこようが簡単に乗り換えられるからダメなもんが棄てられ忘れ去られるの早いよ。
手段と目的をまぜこぜにする馬鹿がプロジェクトに混じり込んでなければね
286:Socket774
13/03/07 15:40:05.61 VEZHIUPL
【PC/AMD】 次世代APU「Kaveri」はメモリ帯域確保のためにDDR3に加えGDDR5にも対応か？
ｽﾚﾘﾝｸ(poverty板)
287:Socket774
13/03/08 11:22:25.00 ZnpFf/bq
このスレの住人から見たら、このようなVector co-processorは役に立ちそうですか？
Jaguarコアに対してコア毎に512bitの数値演算コプロを付けるみたいな話。
多分、命令はJaguarコアからAVX(256bit)命令のように、仮にAVX2(512bit)命令
を発行するみたい。但し、大量のデータ処理を想定しているのか、データは
メインメモリからキャッシュを経過せずに持ってくるみたいで、またwideIOを考えて
いたのか、co-processorの速度はDRAMのコアの速度に近いぐらいに遅い。
URLﾘﾝｸ(community.us.playstation.com)
288:Socket774
13/03/08 12:00:08.98 2CbOoCCG
ナンセンス
289:Socket774
13/03/08 14:07:24.13 gKU9bSr7
逆だろ考え方が。それが有効な場合につける、有効じゃないなら別の策
290:Socket774
13/03/08 18:40:22.31 wFDJukjs
個人の妄想をこのスレに持ち込むな
しかもFusionでSSE命令をGPUに発行する並みの酷い妄想だそれは
291:Socket774
13/03/08 18:45:45.55 wFDJukjs
いやそれ以下か、300MHzで512bit FMAとか9.6GFLOPSしかない
Jaguar 1.6GHzの1コア分にも満たないｗ
292:Socket774
13/03/08 19:13:30.70 sbxX0ohd
DRAMのレイテンシは伸びる一方だ
293:Socket774
13/03/08 20:50:30.86 3gBdRZ3e
実時間ベースでは変わってないけどな。
294:Socket774
13/03/09 08:02:46.80 5zazbwta
クロックだけ見て勘違いするアホが多い
295:Socket774
13/03/09 08:26:41.58 AnX+hSbI
プロセッサのクロックが低いからレイテンシは相対的に下がってる。
296:Socket774
13/03/09 08:31:55.21 PF8Vq9So
ageia physx 58gflops
297:Socket774
13/03/09 09:38:26.52 u/NGHOeG
Prescottの30段パイプラインはﾌｲﾀｗ
298:Socket774
13/03/09 09:41:30.19 M96O3INL
P3の頃はFSBの10倍以上とか当たり前に在ったな。
今は倍率下がったもののコア数増えたからどっこいか。
299:Socket774
13/03/09 16:10:44.22 j0yfvdn7
PC-98の時代はメモリアクセスノーウェイトとかだったな
486の頃からノーウェイトじゃなくなってきた感じ
300:Socket774
13/03/09 21:05:50.94 MFzzqdDY
286のころ、エプソンが10MHｚノーウェイトと宣伝を打っていた
裏返せばそのころウェイトが入るのが多かったということだと思う
301:Socket774
13/03/09 21:18:27.66 SQ5y/Kkf
ノーウエートつってもメモリアクセスに最低2クロック掛かるんだけどね。
302:Socket774
13/03/10 03:47:13.07 PYQr0izk
まああの頃2次キャッシュもソケットとか専用バスに刺す方式だったし…
303:Socket774
13/03/10 04:09:01.09 uoP+XW/8
当時はコードの自己書き換えとか当たり前だったな
486のときに、先読みの中に入ってる部分を自己書き換えして
正常に動かないとかそんなトラブルが出てくるようになった
Pentium以降は、そもそも自己書き換えは行わないとか、
仮におこなう時は、自己書き換えをサポートする専用の命令を使うなり、
よほど注意して設計しないといけなくなった
304:Socket774
13/03/10 07:18:01.04 NUMem1dZ
Winになってから変化するウイルスの話を聞かなくなったが、それか。
考えてみりゃ当然の話だわ。
305:Socket774
13/03/10 08:16:13.86 lGgiUKWx
プログラム書き換えながら実行とかマジキチｗｗｗ
306:Socket774
13/03/10 11:08:15.06 q47nq6PS
素人の質問だけど、自己書き換えの最中にエラー等があった場合
本来のコードというか、以前の自身をきちんと担保してるのかい、そういうのって
最適化というよりは肥大化という感じで、何かあったら最初に戻れるますよ?、的な対策とでもいうか
作法としては随分乱暴なんだね
307:Socket774
13/03/10 11:31:34.74 HM935XU5
メモリ空間上でプログラム同士が相手を探査、爆撃して
動作不能に追い込んだ方が勝ちという競技があったが
あれいつまでやってたのかな
308:Socket774
13/03/10 14:04:33.82 NUMem1dZ
OS部分を爆撃せんのかそれ。
309:Socket774
13/03/10 15:20:17.95 lWtfzNFH
＞コードの自己書き換え
これ何かメリットあるの？
310:Socket774
13/03/10 15:35:43.29 p/IfX67A
>>309
高速化、省メモリのために良く使われていたがな。
311:Socket774
13/03/10 15:39:18.93 oL1wTrwq
>>309
動作しながらアップグレード可能とか。
ウィルスとかバックドアを仕込むのに便利じゃね？
動作中のプロセスのどこかに自分のコピーを埋め込むとか。
312:Socket774
13/03/10 16:03:41.33 HM935XU5
>>308
仮想マシン上でやってもいいし、実ハードでやるにしても
特権モードとかうまく使えば何とかなるんじゃないかな。
試合場、場外の扱いなどもルールで定められていた。
具体的なルール詳細は憶えていないが。
313:Socket774
13/03/10 16:54:43.55 oJRa0sVD
フラットメモリモデルでプリエンティブマルチタスクで爆撃ゲー遊びに使える環境・・・・
何があるんだろ OS-9 くらい？
314:Socket774
13/03/10 17:08:18.94 6N6+bu4t
>>309
最近だとJITコンパイラが
315:Socket774
13/03/10 17:09:57.99 zK0C9tkB
これだな
URLﾘﾝｸ(ja.wikipedia.org)
316:Socket774
13/03/10 17:12:45.74 7athz7aA
まあ最近のOSは基本的にtext sectionが書き換え不可だからな
自己書き換えしたけりゃコードをdata sectionに置くしかない
逆アセンブリ避けなんかには使えるよ>自己書き換え
317:Socket774
13/03/10 17:29:45.23 ORGtFAAk
>>316
dataは実行できないから
318:Socket774
13/03/10 17:40:52.76 tPJwN1aJ
スタック書き換えてとば゛ば動くだろ
319:Socket774
13/03/10 17:44:50.18 7athz7aA
WindowsはDEP有効だと問答無用で無理なのかな?
LinuxやOSXだと実行不可属性を付けないで使えば実行可能
320:Socket774
13/03/10 18:22:26.01 lWtfzNFH
ウィルス作りが捗るな
321:Socket774
13/03/10 18:50:58.03 HM935XU5
自己書き換え禁止って、計算可能性に変化はないのかな。
単に近道が塞がれるだけなのか、それとも
どう頑張ってもできないことが発生してしまうのか、どちらなんだろう
322:Socket774
13/03/10 19:01:23.23 QYs4STib
窓でも設定しないとシステム関係以外DEP無効だが
323:Socket774
13/03/10 19:54:20.85 CDXc302R
>>313
Level1の貧乏人乙
324:Socket774
13/03/10 22:24:18.10 6N6+bu4t
>>321
チューリングマシンでも書き換えるのはテープ部分だけで
プログラムに相当する状態部分は固定だから問題なさそう
325:Socket774
13/03/11 00:01:55.84 0m6eOIyC
自己書き換え懐かしい。
よくやられてたのは、
特定のイミディエート値を書き換えるとか、
inc を dec に変えるとか、
その程度の書き換え。
計算可能性には何の影響もない。
インタープリターのようなコードが書けるから、
データ部分の書き換えとコード部分の書き換えに差は出ない。
326:Socket774
13/03/11 00:06:59.62 snbyCndl
飛び先の変更とか
実行禁止ビット立ってる場合のトランポリンの実装はどうなったんだっけ
327:Socket774
13/03/11 01:30:38.63 Cy4MFWFe
なんか__enable_execute_stackとか呼んでるね、gccだと
328:Socket774
13/03/11 05:43:20.23 DEqCSMjv
セカンドキャッシュ外付けでも性能が上がったように見えたのはベンチマークに騙されていただけだったんだと
初代セレは教えてくれた｡
329:Socket774
13/03/11 06:48:38.81 DCTqE7kZ
一応突っ込むと初代セレはL2無ぇぞ。
「外付けL2意味無ぇ」という意味だったらすまぬ。
330:Socket774
13/03/11 14:47:56.04 4P8X48Or
いまでも特権モードで動くデバイスドライバは、ロードするたびにOS自体を自己書き換えしてるようなものだな
331:Socket774
13/03/12 00:21:10.53 m4aWXip6
>>321
チューリング完全でぐぐって。
332:Socket774
13/03/12 00:43:17.89 k03Grrfw
自己書き換えとかラベルが低い。昔は命令列の途中に飛び込むとひとつのコードが二つの用途に使えるという物もあった。
オペランドとオペコードが逆転して動くという。
333:Socket774
13/03/12 13:06:14.12 O4RQuNdo
>>329
2次キャッシュオンダイの河童は256bitクロック等速で半速64bitx2のKatmaiとはダンチすぎて
128KBの河童セレでも早かったぬ…遅い外付け2次キャッシュに意味はなかった…
334:Socket774
13/03/13 20:34:45.37 sq2b5Apk
>>146 より引用
＞ルネサスを含めた３社統合が難航しているのは、統合事業が折り合わなかったためとされる。
＞ルネサスは再建過程で、 不振のモバイル端末向けＬＳＩ事業を統合対象と
＞することを望む一方、収益が高く「今後も資源を集中させる」 （同社関係者）としている
＞自動車や産業機器向けなどについては自社で事業を継続させる意向が強い。
そしてその顛末は、、、
ルネサス、富士通・パナと事業統合断念 システムＬＳＩ
URLﾘﾝｸ(www.asahi.com)
ルネサス、モバイルSoC事業の売却検討を発表
URLﾘﾝｸ(techon.nikkeibp.co.jp)
＞RMCは、2010年12月にルネサス本体のモバイル・マルチメディア事業を分離し、
＞ここにフィンランドNokia社のモデム（ベースバンドLSI）部門を統合して始動した。
＞だが、スマートフォン市場の波に乗れず、「過去約2年間に多大な損失を計上している」（ルネサス）という。
スマホ向けアプリケーションプロセッサの悲惨な戦歴
MP5225 → 採用は2機種（101K、WX04K）
MP5232 → 採用なし
MP6530 → $200～400のミドル～ハイエンドスマートフォンに採用が決まっている・・・らしい
335:Socket774
13/03/14 10:50:53.05 fpgVFMcF
ルネサスのスマホチップはモデムもついてるの？
モデムがついてるなら、どこか買ってくれる会社はあるだろ
336:Socket774
13/03/14 23:28:26.33 doDhTRCs
Analysis: AMD Kaveri APU and Steamroller Core Architectural Enhancements Unveiled
URLﾘﾝｸ(www.brightsideofnews.com)
337:Socket774
13/03/14 23:54:16.38 FyDKo3G5
>>336
GJ！！
うぉい！！
メモリ空間統合されてるじゃねぇか！！
ガンガンHSAだわ。
ディスパッチャ分離とかどうでもえぇｗ
338:Socket774
13/03/16 00:11:18.96 C4g15OwE
日本半導体・敗戦から復興へ
早期退職者の内訳から見るルネサスの内部事
情那珂工場の旧日立社員に期待するしかない
URLﾘﾝｸ(jbpress.ismedia.jp)
339:Socket774
13/03/16 16:45:07.69 hiwQIuHS
>>338
うわぁ･･･ボロクソに書かれてるなｗ
NEC社員はプライドが高いのか。
なんかいっしょに仕事したくないなぁ･･･。
340:Socket774
13/03/16 19:22:35.49 d9f9YMLy
正直NECって日立や三菱と比べると格が落ちる気がするけど
変なプライド持ってるんだな
341:Socket774
13/03/16 19:31:34.50 hiwQIuHS
そういや、玉川にあるNECのビルに行ったことがあるけど、
あんなキレイな建物で仕事してたらエリート気分になりそうにｵﾓﾀｗ
342:Socket774
13/03/16 19:49:01.06 TnIPyUoD
元国営じゃなかったっけ？
343:Socket774
13/03/16 20:40:10.19 rMxxsFdR
>>340
どこも大きな会社だからどの分野に詳しいかによって印象は変わるだろう。
344:Socket774
13/03/16 20:48:29.85 k9PrqI4C
それぞれ住友日産三菱だから
345:Socket774
13/03/16 21:27:05.23 5OudwYbR
製造業は、管理部門が権力を持ちすぎて、官僚的な管理部門が全部取り仕切ると
おかしくなってくる
346:Socket774
13/03/16 21:34:33.74 k9PrqI4C
要するに製造部門が弱体化したのがそもそもの原因ということ
347:Socket774
13/03/17 13:00:35.11 5+bqpGmz
国営というか電電御三家の一角要するに天下り官僚の巣窟
ゴミを養う事を優先して金を生み出す事業を軽視し続けた馬鹿者共
348:Socket774
13/03/17 13:06:44.28 XJGgMVDe
盛者必衰か。
349:Socket774
13/03/17 14:52:07.80 lDNds26W
養ってもらってよかったな
350:Socket774
13/03/17 16:24:06.04 Q3lmIXQX
設備投資資金が無いからプロセスレースを降りたのに
降りた後に国費で支援とかチグハグすぎだな
351:Socket774
13/03/17 16:31:17.77 SBvycj7M
外資KKRサイドの記事に釣らんな
352:Socket774
13/03/17 16:33:17.26 XJGgMVDe
最新のデジタルガジェットに関しては日本メーカーを誇れなくなっちゃったなぁ･･･
みーんな海外だ。
353:Socket774
13/03/18 10:48:57.41 Y1SAJhRl
先端プロセスに果敢に投資して大成功したTSMCみたいな例もあるし、
リスクを避けたらより大きなリスクがやってくるとかよくあること
本業が重電とかの会社は、半導体でリスクを避けても本業回帰とかでなんとかなっても、
半導体が本業の会社がリスク避けて脱落したら会社倒産規模のリスクがやってきたって感じ
354:Socket774
13/03/18 13:53:25.25 tJlRRKmt
ルネサスの鶴岡工場ってTSMCに買収拒否られてたんだな
ﾜﾛﾀ
355:Socket774
13/03/18 21:10:56.00 POfNf56n
>>354
ﾜﾛﾀｗ
356:Socket774
13/03/22 07:49:10.26 jMx8h7/X
>5120D, 3120A, 3120P, 7120P, 7120X
Xeon Phi 5種類も売るんか
357:,,・´∀｀・,,）っ-○○○
13/03/22 20:13:07.39 v+SLiCa2
>>341
新幹線の品川-新横浜間通過時にみえるように作った建物だねあれは
岐阜にある三洋（現Panasonic）のソーラーアークしかり。
昔詰めてたときに仕事終わりに駅の近くの中華料理屋でよく飯くってたけど
358:341
13/03/22 20:23:46.85 Tp3O89NP
>>357
え！？
団子さん、あそこで仕事してたことあるの！？
うわぁ～、団子さんがいたところに行ったなんて、何かうれしいなぁ～ｗ
359:,,・´∀｀・,,）っ-○○○
13/03/22 20:55:13.62 v+SLiCa2
あそこの建物今ルネサスの「本店」でもあるのか・・・
NEC関連企業が雑居してるビルだよね
食堂はあんまり美味しくなかった覚えがある
あとエレベータの移動が面倒
360:Socket774
13/03/23 01:07:53.92 TF36b7hU
穴のあいてるビルだっけ
売ったとかいう話を聞いたような記憶があるんだが
361:Socket774
13/03/23 05:32:57.26 BzRTdhcM
穴の開いてるビルは新橋のあたりの本社ビルで、いま話題位になってるのは武蔵小杉（向河原）あたりにあるビルでしょ？
本社ビルは不動産屋に売って賃貸で借りてるんだっけ？
362:Socket774
13/03/23 17:21:25.97 Ad6E1HZX
富士通研、CPU間の大容量データ伝送に向けて4波長シリコン集積レーザを開発
URLﾘﾝｸ(news.mynavi.jp)
東芝、組込機器向けメニーコアLSIに対応する低消費電力OSを開発
URLﾘﾝｸ(news.mynavi.jp)
363:Socket774
13/03/23 17:30:22.44 QdVrg0eM
>>362
何かよーわからんがスゲーｗ
東芝、OS作るのかｗ
364:Socket774
13/03/23 17:48:59.12 NoOyPkeF
組み込み用OSは規模も大きくなく各社持っている
365:Socket774
13/03/23 17:53:41.37 QdVrg0eM
そうなのか！
366:Socket774
13/03/25 15:51:12.36 cJ/h6K7f
SandyBridge-EのCPUって64bit整数の33bit以上のシフトって何サイクルかかる？
32bitのバレルシフタだったら2サイクルかな？
367:Socket774
13/03/25 16:12:31.92 ANQeL9co
3万サイクル
368:Socket774
13/03/25 19:53:43.43 GVPngKrB
シフト量問わずレイテンシは1サイクルだが
369:Socket774
13/03/25 23:42:46.67 cJ/h6K7f
そうなんか。さすがIntelのCPUはすごいな
370:Socket774
13/03/25 23:54:09.10 H1sf+LMR
IntelさんはNo.1や。
371:Socket774
13/03/26 01:18:59.68 fWpzZUh5
そもそもシフト量関係なく1クロックでシフトできる演算ユニットをバレルシフタというんじゃないのか。
昔のCPUはシフトするビット数に応じてクロック数を要したぞ。
372:Socket774
13/03/26 01:23:44.70 JJwYImFN
>>371
> 昔のCPUはシフトするビット数に応じてクロック数を要したぞ。
歳がバレルシフタ
373:Socket774
13/03/26 01:34:41.20 aQwgGbGp
だからハードウェアリソースの制限（バレルシフタは結構なリソースを要する）で
語長より小サイズのシフタしか実装できなかったりすると1クロックじゃ処理
できないけど、実際のところどうなのよ？
って話だろ
374:Socket774
13/03/26 02:15:48.21 ERecHyy2
x86-64の実装で64bitのシフトが32bitに比べて遅いのはPrescottぐらいじゃね
Atomですら1クロックでこなす
375:Socket774
13/03/26 04:00:34.95 pGqidC2V
URLﾘﾝｸ(av.watch.impress.co.jp)
PS4のGPUはキャッシュを迂回して読み書き出来る
L2キャッシュにタグ付けた タグ付きデータは直接メモリに書き込み
8つのパイプがあり、それぞれに8つの演算キュー
HSAは使わない
シェーダー言語は独自の物、その内OpenGLやDXも
OSはBSDベース
376:Socket774
13/03/26 08:23:19.17 jQLhvCa7
>>372
ﾜﾛﾀw
377:Socket774
13/03/27 00:29:43.77 gXFDyQ/+
>>372
おまえ、おもしろいな
378:Socket774
13/03/27 09:24:09.28 6wgafeSP
>>375を見るとCPUにも変態仕様をしこんで、封印していても不思議ではないか…
>>287のVector co-processorがサウス相当のセカンダリープロセッサについて
いそうな感じですね。コア速度がGPUとは異なるので別物みたいだし。
省電力＆発熱させないチップなので、低速コアの数値計算器となるのかな。
379:Socket774
13/03/27 09:28:05.58 DWLidSxY
>>378
何を言ってるのかよくわからないが、PS4についてはそんなものは無い
380:Socket774
13/03/27 09:46:31.85 LSn0mB/7
>>375
Cell もローカルメモリじゃなくて、キャッシュに明示的な
制御を加えてローカルメモリ的にも使える二刀流で
データパスの自由度もあったら
あれほど嫌われなかったのに、もったいなかったな。
それはもうCell じゃない？
381:Socket774
13/03/27 10:06:25.19 DWLidSxY
>>380
ローカルストアでなければ速くコンパクトにはならない。つまり、そんなものは作れない。
382:Socket774
13/03/27 11:09:01.20 LSn0mB/7
キャッシュシステムって単なるSRAMよりもずいぶん大きいの？
383:Socket774
13/03/27 11:20:36.18 XOVzpjSM
全く同じ技術で作ったとして、キャッシュとメインメモリが矛盾しないようにするための仕掛けがキャッシュには余計に要るだろ
逆に言えばローカルメモリだと、それだけコンパクト、あるいは大容量にする余地があるともいえる
384:Socket774
13/03/27 11:35:44.48 HUXXVx2i
CELLのSPEがあの小さなコアであそこまで高速だったのは、LSだったからだろ
メインメモリ共用なら、高速化するために複雑なキャッシュ機構が必要で、ダイが肥大化してた
そこまで肥大化するなら、PPE積んどけばいいじゃんみたいな話になるとおもう
385:Socket774
13/03/27 15:26:37.02 LSn0mB/7
差があることくらいわかる。尋ねたのは差の程度
386:Socket774
13/03/27 21:02:27.62 UUJPidYP
全9コアでコヒーレンシ持ったキャッシュ機構だと速度がL2相当、
つまりLSは6サイクルだっけ？あれが20～30サイクルに
またフルプログラミングDMAからハードウェアの自動フェッチだと
メモリ帯域の浪費も大きくなる
って辺りもあるんじゃないけ？
387:Socket774
13/03/31 20:16:59.30 czJ0oZnn
もしCellが作られたのが20nmプロセスとかなら、
各コアに1MBとかのLSのせてもっと使いやすくなってた気がする
388:Socket774
13/04/02 02:26:38.98 ryA01hHo
K7/K8/K10のROBって同時にデコードされた命令グループ単位での管理?
389:Socket774
13/04/02 03:22:58.93 RtmlqqQK
>>371
SHL AX,3 って出来る（１以外を指定できる）のがそうだと思ってた
390:Socket774
13/04/02 03:54:53.37 HvGUB9qH
CLレジスタの内容に応じて複数bitのシフトを行う命令は8086時代から実装
されてたが、当時の集積度ではバレルシフタなんて搭載不能だったんで
マイクロコードで1bitシフトをループさせてただけ
391:Socket774
13/04/02 19:33:33.13 qN3WC3vQ
ふと疑問に思ったんだけども、もし仮にNetBurstアーキを今の技術
(32～22nmプロセス、12MB、もしくはそれ以上の大容量キャッシュetc)
で作った場合でも、性能は振るわないものになってしまうのかな？
392:Socket774
13/04/02 19:48:30.88 11VYuxwG
>>390
歳がバレルシフタ。
393:Socket774
13/04/02 19:49:01.11 11VYuxwG
>>391
4GHz超えは余裕そうだよね。
394:Socket774
13/04/02 20:00:01.42 wL8GOjkX
ま、Coreシリーズより性能が上になるようならそっちを作ってるはずだから
少なくとも現行CPU以下なのは確実だよな
395:Socket774
13/04/03 00:45:52.11 McMkJYyA
古く少ないトランジスタのアーキテクチャを使って最新サイズのトランジスタを
疎に並べたら、冷却OCのような高クロックで動かせるんじゃないかと
前から思ってるが、最新ロジックを密に並べて熱密度でクロック上限が
決まるものに勝てないんだろうな
396:Socket774
13/04/03 00:47:48.40 1i4djCGL
Phiみたいに魔改造して数で勝負とか
397:Socket774
13/04/03 01:46:51.39 tvrGtync
旧いアーキテクチャはパイプライン段数が極めて少ないからそもそもクロックも伸びない
398:Socket774
13/04/03 01:59:30.12 U73Mgjam
じゃあパイプラインを30段くらいに分割すれば
20GHzくらいまでいけんじゃね?
399:Socket774
13/04/03 02:08:15.82 1i4djCGL
インテル版64ヴィットx86がどんなものだったか気になるな
400:Socket774
13/04/03 06:57:16.56 XxXaodNZ
Prescottのハイパーパイプラインは32段だったんだぜ。
401:Socket774
13/04/03 07:12:05.26 h8a7/J1K
ヴィット
402:Socket774
13/04/03 07:29:39.52 McMkJYyA
>>397
あまり詳しくはないんだが、
複雑さが似通っているなら、パイプラインが深い方がクロックをあげられるが
そもそも単純ならクロックをあげるために深くする必要性は乏しい
という理解は間違ってるのかな
403:Socket774
13/04/03 12:05:25.86 yIS+KUTa
当たり前だが同じ機能を実装するにしても
実装が単純(つまりトランジスタ数が少ない)であればあるほど
入力から出力までのゲートの段数は多くなるわけで
動作周波数を決めるFF間での遅延が長くなり不利
同じ段数のパイプラインで加算器を実装するとして
単純なリプルキャリで実装するのと、複雑なキャリールックアヘッドで実装するのと
どちらが周波数が上がるか考えてみな
404:Socket774
13/04/03 15:12:29.79 LoCZAsp0
NetBurstって当時のintelの予定だと最終10GHz以上で動作させる予定だったんだぜ
405:Socket774
13/04/03 15:16:57.17 e9uuFK7F
そのころには、CPUの排熱を利用したグリルとかオーブンとか炊飯器とかが作られるな
406:Socket774
13/04/03 16:08:48.50 tfyoL7n5
スクランブルエッグならやってたが
407:Socket774
13/04/03 16:51:05.13 4Vq0Cuny
>>404
20Gじゃなかったっけか。
>>406
その昔ASCIIだったかが486でうずらの卵焼いてた記憶。
408:Socket774
13/04/03 17:36:26.73 WgBttECk
たしかPentiumのころじゃなかったかPowerPC601と仲良く目玉焼き作ってた記憶がある
486のころのはあったかもしれないけど俺の記憶にはないｗ
409:Socket774
13/04/03 22:51:46.23 ToDN0oCL
姉妹誌のDOSV ISSUEはP2-266を400MHzまでOCしたり熱さに定評のあるK6Ⅲで焼いたり熱いと評判のCPUではひと通りやってたな
雷鳥だか馬では卵より先にCPUが焼けてた
410:Socket774
13/04/03 23:01:09.62 XxXaodNZ
>>409
アホすぎてﾜﾛﾀｗ
411:Socket774
13/04/03 23:08:20.20 xGC0ChLG
>>391
あの倍速ALUって奴がまっさきに動かなくなるから
倍速動作止めて再設計しないとキツイんじゃないか?
412:Socket774
13/04/03 23:11:40.78 XxXaodNZ
ドミノ回路とかすげぇよなｗ
413:Socket774
13/04/03 23:22:24.56 1i4djCGL
倍速ALUは一代限りだが
414:Socket774
13/04/04 02:13:30.63 zvVT+3/j
Willamette, Northwood, Prescott, CedarMillと4代続いてるがな
65nmだと9GHzで動くと言ってるURLﾘﾝｸ(ieeexplore.ieee.org)
415:Socket774
13/04/04 02:20:10.65 BoDZ1A2J
倍速のまま一部レイテンシが大きくなってたのか
URLﾘﾝｸ(ieeexplore.ieee.org)
willametteは完璧に忘れていた
416:Socket774
13/04/04 02:39:44.83 zvVT+3/j
Prescottで0.5サイクルごとに結果を入力側にフォワーディングするのをやめちゃったからね
依存関係のない命令は0.5サイクルごとに突っ込めるから、スループットは変わってないけど。
417:Socket774
13/04/04 17:01:37.13 xfuOXzKh
「メモリの壁」を破る次世代DRAM規格 HMC (ハイブリッドメモリキューブ)、1.0仕様公開
次世代DRAM技術 Hybrid Memory Cube (HMC) の製品化を目指すHMCコンソーシアムが、最初の仕様書 HMC Specification v1.0 を公開しました。
HMCはメモリチップの三次元積層とシリコン貫通電極 (TSV, Through-Sillicon Via)、メモリコントローラの統合など
新技術・新アーキテクチャを採用することで、現行のDDR3と比較して大幅な高速化と低消費電力、
実装面積の削減を可能にする新しいDRAM規格の名称。
HMCは Micron やサムスンが中心となって提唱した規格で、コンソーシアムには Developer Members として上記2社のほか
SK hynix や ARM、HP、Alteraなど9社が、Adopter Member と合わせて100以上の企業や研究機関が名を連ねています。
HMCは次世代を名乗るだけあって物理層も論理層も新しく、現行の DDR3 DRAMなどとは互換性がありません。
物理的には、メモリコントローラと外部のCPUやGPUとのシリアル通信インターフェースを兼ねるロジック層の上に、
TSVで貫通接続されたメモリチップを積層した構造。
TSV構造で広帯域と低消費電力を実現し、またメモリモジュール側にコントローラを内蔵してマルチレーンの
シリアル通信をすることで、マルチコアプロセッサやGPUが要求する並列アクセスに応えるとされています。
具体的な数字は、インターフェース速度はDDR3比で15倍以上、消費電力70%減、実装面積はRDIMM比で90%近く削減など。
複数レーンをまとめたモジュールとしての最大通信速度は160GB/秒、二倍束ねれば320GB/秒。
DDR4が現行の規格と互換性を保ったまま漸進的な高速化を図るのに対して、HMCはアーキテクチャから変革することで、
プロセッサの高速化に追いつけない「メモリの壁」を破る革新的規格という位置づけです。
今回正式仕様として承認された 1.0 spec は、プロセッサとの距離 8 - 10インチ(一般的なPCマザーボード程度)に対応する
SR (Short Reach)と、よりプロセッサに近い距離で実装する用途向けの USR (Ultra Short Reach)を定めています。
HMC コンソーシアムによると、SR規格のハイブリッドメモリーキューブは今年後半、USR規格のHMCは来年にも登場する予定。
URLﾘﾝｸ(japanese.engadget.com)
418:Socket774
13/04/04 18:27:21.23 qtVOOzO3
メインメモリが1byte/FLOPS程度になる予定と言ってた
NEC次世代SXとかどうするんだろう・・・
419:Socket774
13/04/04 18:59:39.79 1znQyjxO
メモリチップそのものは、今まで大して速くなってないんじゃなかったか('A`)
何か画期的な進歩があったとも聞かないし、またつなぎ方かわるだけなのかな('A`)
420:Socket774
13/04/04 19:00:19.44 U+mIHpIf
URLﾘﾝｸ(pc.watch.impress.co.jp)
＞IDFでは、IntelのJustin Rattner氏(Intel Senior Fellow and Director, Microprocessor Research Labs)が、
＞2010年には15～20GHzになると言う予測を示した。Nehalemが65nmで10数GHzなら、この数字も達成できる。
＞というのは45nmプロセスで15GHz以上を達成できる計算になるからだ。
＞次の30nmプロセスになったら、軽く20GHzを超える計算となる。
ラトナーたん、何適当なこと言ってんのｗｗｗ
421:Socket774
13/04/05 00:19:08.91 lLUzFl1A
nVIDIAもこの手の事言ってたし
まあハッタリ企業が勝つというのもある意味パターンなのかもしれんが
422:Socket774
13/04/05 01:22:37.69 3EtQf2JX
2010年に20GHzになるとはいった、いったが
時と場所までは指定していない
その気になれば10年後、20年後ということも可能……！
423:Socket774
13/04/05 02:07:15.33 wSmr+vjb
>>420
いわゆる伝統的CMOSスケーリングを
仮定した上での見積もりだったんでしょ
424:Socket774
13/04/05 02:31:27.97 vmLRkbAp
そうそう、AMDも似たような発表やってたよ、確か
プロセスルールで先行してたintelが先に躓いただけで
リークという現象はどこにも平等だった
425:Socket774
13/04/05 08:05:42.92 5Vi5drUo
>>422
2010年って年数指定してんのに「10年後、20年後」って何だよ。w
426:Socket774
13/04/05 08:18:28.65 DTMVqbke
インテル歴とかじゃねの
427:Socket774
13/04/05 09:52:09.14 RMzs7tAg
日本なんかもうずいぶん前から二千何百年だからな忘れたけどｗ
428:Socket774
13/04/05 10:00:21.49 68dHPNgn
神武天皇即位紀元（じんむてんのうそくいきげん）は、
初代天皇である神武天皇が即位したとされる年を元年
（紀元）とする、日本の紀年法である。
略称は皇紀（こうき）という。外にも、皇暦（こうれき）、
神武暦（じんむれき）、神武紀元（じんむきげん）、
日紀（にっき）などともいう。
年数の英字表記では、「Koki」や「Jimmu Era」などといい、
皇紀2660年を「Koki 2660」「Jimmu Era 2660」などと表記する。
紀元節（現在の建国記念の日）廃止までは、
単に「紀元」と言った場合には、神武天皇即位紀元（皇紀）を指していた。
西暦2013年は、神武天皇即位紀元皇紀2673年である。
429:Socket774
13/04/05 10:16:27.67 RMzs7tAg
なるほど、日本人って未来に生きてるのはそのせいかｗ
430:Socket774
13/04/05 16:13:38.84 5Vi5drUo
関ヶ原や大航海時代以前に20GHzのプロセッサが作られていただと……!!!!w
431:Socket774
13/04/05 16:51:07.63 GW6HTn06
Sandy BridgeでPRFからオペランドを読むのってスケジューラの前？後？
432:Socket774
13/04/05 19:06:44.51 03guHTsO
後じゃね
一元化したPRF使ってるのにわざわざ前に読む実装って知る限りでは初代SPARC64ぐらいしか無いような
433:Socket774
13/04/05 19:45:46.54 Vt5inYe/
>>432
わざわざ前に読むのは読み出しポート数をデコード幅で押さえるのが理由だろうが、
リザベーションステーションにデータを保持するということは即ちコピーが増えるということで、
低電力を目的に単一のレジスタファイルにしたSBとは相容れないように思える
434:Socket774
13/04/05 20:15:19.23 GW6HTn06
なるほど。Haswellの整数PRFはリードポートが結構凄いことになりそうだね。
Port4だけ1ポート、後は2ポート必要で8ポートあるから、計15ポート？
435:Socket774
13/04/05 20:36:57.89 x4QEekCO
早くHaswellいじりてぇ～！！
436:Socket774
13/04/05 22:32:55.72 jgbVCdfF
add reg, [reg+reg]みたいな3ソースオペランドのfused uopが4つ並ぶことを想定すると
フロントエンドで読んでもリードポートは減らんような。
437:Socket774
13/04/06 07:52:53.18 +ivOrgDO
そういった新仕様を最大限に生かすには、アセンブラorインラインアセンブラで開発するしかないんだけど、
おまえらインラインアセンブラとか使うの？
438:Socket774
13/04/06 08:12:02.89 MHgdk/Xm
どうしてもパフォーマンスが欲しかったらやるしかないわけで
439:Socket774
13/04/06 08:13:16.48 DOx2exEw
たいへんだしイヤだなぁ～、とか言いながら内心、メラメラと燃え上がるぜ･･･！！
440:Socket774
13/04/06 11:22:18.93 b6lfsXHP
HaswellはFMA3まで対応で、その次はFMA4に対応するわけだな
441:Socket774
13/04/06 11:28:51.98 DOx2exEw
>>440
何かめっちゃかっこいいなｗ
変身をあと2回残している、みたいなｗ
442:Socket774
13/04/06 11:28:53.86 XyUfh+Vb
要るの?
443:Socket774
13/04/06 12:26:19.92 xgRunQbW
Intelはもともと4オペランドのFMAを予定していたが
move命令のの削除機能があるので3オペランドになった
AMDはSSE5で3オペランドのFMAを予定していたが、SSEベースの
FMAはキャンセルされAVXのものが実装された
SSEではMOVE命令の削除が有効だが、AVXでは無効なので
FMAは4オペランドになった
444:Socket774
13/04/06 13:44:02.42 6sJrgpF5
Ivyのmov除去はリネーマーを通過する4uopのうち一つに対してしか適用されないようだから
Haswellでそのあたりがどうなっているかは気になる。
445:Socket774
13/04/07 23:24:57.70 7RQX/ONC
Power Struggles: Revisiting the RISC vs. CISC Debate on Contemporary ARM and x86 Architecturs
green-rabbit.sakura.ne.jp/note/2013/04/07/337/
タイトルだけは勇ましい論文
446:Socket774
13/04/08 01:26:23.71 flYdM3SL
それ少し前にRWT掲示板で話題になった論文だけど、内容はあんま読む価値がない
関係者もコメントしてるがお察しくださいレベル URLﾘﾝｸ(www.realworldtech.com)
スレッドはARM厨とLinus(x86派)が入り乱れて論文の中身とは関係のないx86 vs ARM論争でカオスになってて面白い
URLﾘﾝｸ(www.realworldtech.com)
447:Socket774
13/04/08 01:44:28.50 yqq2C0Je
シェアさえあればISAなんて関係ないよね!
x86がAtomより下に行けないのは確定しているが
あとはARMがCortex-A15より上に行けるかだな。
448:Socket774
13/04/11 16:27:28.41 OolACyt0
PPC G4やG5をもってしてもx86エミュの実効性能は実機を超えられなかったけど
ARMなら可能なのか？
449:Socket774
13/04/11 16:41:55.45 876X1rG3
>>448
何言ってる…超えられる訳ないだろw
実行性能で超えられるかどうかはともかく、実使用時で問題が無いかどうかは別問題だが。
450:Socket774
13/04/11 17:12:42.56 AAz/THY6
むかしの16bitDOSアプリならARMでエミュしてもちゃんと動くんじゃね？
451:Socket774
13/04/11 18:35:28.07 i+QDcaPk
そこで引き合いに出すならクロックでx86に大差をつけていた頃のalpha
452:Socket774
13/04/11 19:04:10.55 86JuWoXl
alphaはチョンで作ったりしたのがまずかったな。
453:Socket774
13/04/11 23:32:38.25 t2/8Cs6Z
当時はCISCよりRISCが有利だったからな
ところが、IntelがCISCにもキャッシュを増やしてスーパースケーラを実装して
どんどん高速化していって、結局CISCでもRISC並みの速度が出せるようになって
Alphaチップが消えた
454:Socket774
13/04/11 23:35:31.66 2XdLLfEU
Intelすげぇなｗ
455:Socket774
13/04/12 01:10:46.64 oM00gHjO
IntelはPentiumでCISCでの高速化を断念して以後はPentium4まではRISCへのコードトランスレータを組み合わせる実装、PentiumM以降はVLIWへのコードトランスレータを組み合わせる実装だからな。
CoreのuOPSはRISCではないがCISCというよりも固定長の1命令で複数の演算ユニットに命令を発行できるVLIW(にしてはしょぼいが一応)と捉えるべき実装になっている。
内部VLIWのx86に単なるRISCが勝てるはずがない。
456:Socket774
13/04/12 02:40:48.56 Ys8TBlNq
ま、ぶっちゃけIntelのプロセスが使えたならAlphaだって…となるけれど
売れる->金ががっぽがっぽ->新プロセス投資->つおいCPU、ってループだからな
とにかく売れなきゃ徹底的に負けてゆく、それが商売…
457:Socket774
13/04/12 08:07:24.00 hvyHHa/p
AlphaはドナドナされてAthlonになった
458:Socket774
13/04/12 08:37:00.86 lIGrty/l
x86を内部VLIWと捉えるのは一般的ではないと思うが。
459:Socket774
13/04/12 09:05:15.70 ZMWuQWla
K7はEV6のバスとおいしい機能だけつまみ食いだろ
460:Socket774
13/04/12 09:26:09.15 A7JXLZ+q
ユニットが高機能化しただけで、1uopが複数のユニットにディスパッチされる訳ではない
461:Socket774
13/04/12 10:03:05.73 oM00gHjO
>>458
正確には分類不能。
ただ固定長命令だからCISCではない、ロードストアと演算を1命令でやるからRISCではない、OoOスケジューラがあるからVLIWではないと見ていった時、
OoOは命令フォーマットと関係ないマイクロアーキテクチャーの問題だから命令フォーマットとしてはVLIWだよなという感想。
>>460
1uOPSがロードとストアオプション付き演算の2ユニットに行くんだよ。でないとロードが終わるまで演算ユニットがブロックされてOoOできないから。
462:Socket774
13/04/12 10:36:15.81 A7JXLZ+q
add reg,memなんかのことを言ってるのか？
atom以外はまさにその理由で2uopsになると思うが
463:Socket774
13/04/12 11:19:33.04 oM00gHjO
>>462
PentiumMからそこが1opになってるんだが。
URLﾘﾝｸ(pc.watch.impress.co.jp)
464:Socket774
13/04/12 11:33:44.08 A7JXLZ+q
何を言ってるんだ
アドレス計算のデータが揃った時点でVLIW的にALUにまで発行していたら
それこそデータのロード待ちが無駄じゃないか
465:Socket774
13/04/12 11:39:05.77 oM00gHjO
>>464
リンク先嫁よ
466:Socket774
13/04/12 11:41:18.06 A7JXLZ+q
図ではバラバラにissueしているのだが
467:Socket774
13/04/12 12:45:39.38 BJLg+B3F
そもそもVLIWは依存関係のない、同時にissue可能な命令群をpackするものだが
x86のload-op命令はバリバリに依存関係があるのだから別物だ。
uops fusionは単に1 x86命令を1 uopとしてデコードして
issueまでは分解しないからOoOリソースの節約になる、という話
分解しないで同時にissueしたら464の言うように実行ユニットの無駄遣いで本末転倒