17/12/06 04:16:27.75 LxV5+PxG0.net
TSV積層DRAM
www.shmj.or.jp/museum2010/exhibi1601.html?
コンシューマ系製品でTSV技術を導入した製品は世界初である。 FisiはSi インターポーザ上に2.5D集積されたGPUチップと4つのHBM積層
モジュールから成る。 各HBMモジュールは最下層のBase Logicと呼ばれるチップ上に2 GbitのHBMチップが 4枚積層され、
これらがTSVで接続されている。HBM積層モジュールあたりのメモリ容量 は 1 GBで、GPUパッケージ全体で 4 GBを搭載している。
また、1つのHBM積層 モジュールとGPUチップの間は1,024 bitのバス幅で接続されており、 GPUから見ると 4,096bitのバス幅の ...
[PDF]
TSV技術を用いた世界初の16段積層 NAND型フラッシュメモリ ... - 東芝
URLﾘﾝｸ(www.toshiba.co.jp)
このようなアプリケーションからの要求に応えるため，東芝は，NAND型フラッシュメモリ のパッケージングに，チップ内を.
貫通する電極で配線するTSV（Through Silicon Via） 技術を適用した。TSV技術を適用した16段積層NAND型フラッ. シュメモリを世界で
初めて（注1）開発し，従来のワイヤボンディング方式に比べて，データ転送速度の2倍 以上の向上と約50 %. の消費電力削減を達成し，
2015年8月に発表した。更なる大 容量化を目指して，32段の積層や，3次元フラッシュメモリ. BiCS FLASHにTSV技術を 適用する開発 ...
世界で初めてTSV技術を用いた最大16段積層NAND型フラッシュメモリ ...
URLﾘﾝｸ(toshiba.semicon-storage.com)
2015年8月6日 ... 東芝は、世界で初めてTSV技術を用いた最大16段積層（256GB）のNAND型フラッシュ メモリを開発し
８月11日から13日まで米国サンタクララで開催される「Flash Memory Summit 2015」で試作品を参考展示します。
従来のＮＡＮＤ型フラッシュメモリでは、 チップを１つのパッケージ内で積層する際、ワイヤを用いてチップを接続していましたが、
TSV技術では、複数のチップの内部を垂直に貫通する電極を用いることにより、データ入 出力の高速化と消費電力の低減が可能に
なります。
東芝、1チップ1TBを実現したTSV技術採用フラッシュメモリ「BiCS ...
URLﾘﾝｸ(pc.watch.impress.co.jp)
2017年7月11日 ... 東芝は、世界で初めてTSV技術を用いた3bit/セル(TLC)の3次元フラッシュメモリ「BiCS FLASH」を試作し
、6月より開発用に試作品の提供を開始したと発表した。サンプル出荷 は2017年中を予定しているほか、8月7日～10日に
米国サンタクララで開催される「 Flash Memory Summit 2017」で展示する。 TSVは、複数のチップの内部を垂直に貫通 する電極を
用いることで、データ入出力の高速化と低消費電力を実現するもの。2次元型 NANDフラッシュメモリで既に適用実績がある。
今回、48層積層 ...