知能研究スレ2at FUTURE
知能研究スレ2 - 暇つぶし2ch115:>>114
18/08/12 19:19:00.60 ltAhnLdz.net BE:138871639-2BP(0)
URLリンク(img.5ch.net)
EX
  EX パイプラインの REGS
  EX
  TS
  OPS0
  32x32
  ×
LS
  ロード/ストア
  キュー
  データキャッシュデータ
  nK x 32
  ブロック RAM
  LS PIPELINE REGS
  ×2
  REGISTER FILE
  32 x 32 LUT-RAM

? ry 2つのデコード、シングル発行の ry 。
図3: 2 デコード、シングルイシューのEDGEマイクロアーキテクチャ。


次ページ
続きを表示
1を表示
最新レス表示
レスジャンプ
類似スレ一覧
スレッドの検索
話題のニュース
おまかせリスト
オプション
しおりを挟む
スレッドに書込
スレッドの一覧
暇つぶし2ch