18/08/12 19:18:17.99 ltAhnLdz.net BE:138871639-2BP(0)
URLﾘﾝｸ(img.5ch.net)
III. FPGAでのEDGE
IF
INSN キャッシュデータ
nK x 32 x 2 ポート
ブロック RAM
DC
デコーダー(S)
IS
インストラクションウィンドウ
INSN スケジューラ
32 ENTRIES
T1 T0 IID
デコードされた INSNS
32 x n LUT-RAM(S)
? オペラのバッファ オペランドバッファ
32 x 32 LUT-RAMS