12/12/26 22:21:53.17 F0uheQyi.net
>>636
妄想もいいけど、キャッシュのアクセス理論を学んできたほうがいい
あなたのは容量だけで、どのように機能しているか１００％理解できて
いない表現である。
"キャッシュ"という言葉に騙されたニワカ技術者レベルの妄想だよ。
データラッチと言い換えたほうがまだ正しい。
STT-MRAMは電源を切ったときの退避不要のバックアップメモリであって
容量を確保する目的は二の次ね。
変に多段キャッシュするよりメモリｃｈを倍に増やしたほうが性能は
上がる。
キャッシュはCPUではマルチコアの通信用としてのラッチとしても
機能している。一度メモリに書き込んでから通信した遅すぎるから
できるだけCPUに近いキャッシュ上で同期をとるんだよ。
メモリｃｈが１ｃｈしか想定していないXDR3-DRAMとか4chとか8chの
DDR4に激しく劣る。DRAMのインターフェースの性能が上げ難いのは
ソケットとスタブ構造があるからでCPUから数えて圧力＋接触の構造の
接点が途中に２箇所もあればそれだけで信号の到達に無理がでてくる。
ソケットなくしてハンダ付けすればかなり解決するけどね。
あとスタブ構造ぐらい前知識で学んでおくのも必須だ。