未来のＣＰＵat FUTURE未来のＣＰＵ - 暇つぶし2ch■コピペモード□スレを通常表示□オプションモード□このｽﾚｯﾄﾞのURL■項目テキスト607:オーバーテクナナシー 12/10/10 07:27:20.95 V8nfayYV.net >>602 おまえ頭悪いな ミスリードしている上に配線の寄生容量が成す意味すらわかっていない。 何が問題でキャッシュメモリを増やさないかぐらいググレよｗｗｗ なんでL1,L2,L3と階層化するかぐらい考えろ。レイテンシーて言葉すらしらないのか。 >>606 http://pc.watch.impress.co.jp/img/pcw/docs/521/945/html/02.jpg.html eDRAMの最先端の実装例は方向的に正しい、ただし次世代L2キャッシュは、 STT-MRAMが有力とされている。 DRAMの最終置き換えはZRAM(ZeroRAM)つまり記憶容量分部が存在しないメモリ が技術が追いつけば入れ替わる。 http://pc.watch.impress.co.jp/docs/column/semicon/20120709_545712.html http://eetimes.jp/ee/articles/1003/23/news088.html ZRAMの技術は信じがたい原理を基盤にしている。外人がクレイジー技術 とまで評価していた。 608: ↑ 12/10/10 18:48:19.81 3AC7cpmY.net http://ja.wikipedia.org/wiki/Static_Random_Access_Memory 郡盲像をなでる、（俺も含んで） ZBT (zero bus turnaround) - ターンアラウンドとは、 SRAMが「書き込み」から「読み取り」に遷移するときなどにかかるクロック数である。 ZBT SRAMではこのターンアラウンドまたはレイテンシがゼロとなっている ＜＜むちゃくちゃ早い＞＞ 一次キャッシュとしてx86ファミリーや他の高性能マイクロプロセッサに搭載（8KBから数MB） ＜＜１次キャッシュ＞＞ 次ページ最新レス表示レスジャンプ類似スレ一覧スレッドの検索話題のニュースおまかせリストオプションしおりを挟むスレッドに書込スレッドの一覧暇つぶし2ch