18/08/15 18:12:08.00 DHTs+8vY.net
>>847
CMOSロジックICの入力（保護）回路についてはググッてみて
パルス立ち上がり時間の目安は、数nsだと思うけれど
そういう理由で保護回路なしでもリンギングしないかどうかは、838のとおりあてずっぽう
です
（現実には、入力（保護）回路とゲート容量で、ゲートに入る電圧としては数nsになるはず）
>>849
＞寄生容量と寄生インダクタンスの共振
現実の回路ではそれが原因だというふうに理解してたんですけど
それは、シミュレーションでは出てこないはずですよね？
FETだけのシミュレーションで出てくる理由はなんでしょうか？
FETのモデルにL成分が入ってる？